[发明专利]一种包络检测电路

权利要求书

1.一种包络检测电路，其特征在于：包括

带隙基准电压源(1)，所述带隙基准电压源(1)用于提供带隙基准电压信号；分压电路(2)，所述分压电路(2)与带隙基准电压源(1)连接，用于根据带隙基准电压信号生成包络阈值信号；

比较器(3)，所述比较器(3)包括两个输入端，第一输入端与分压电路(2)连接，第二输入端与高速差分信号输入端连接，所述比较器(3)用于比较高速差分信号的电压幅值和包络阈值信号的电压阈值，并输出高电平或低电平信号；

整形电路(4)，所述整形电路(4)的输入端与比较器(3)的输出端连接，用于对比较器(3)输出的高电平或低电平信号进行整形，并输出包络检测信号。

2.根据权利要求1所述的包络检测电路，其特征在于：所述比较器(3)的第一输入端包括输入端vrefp和输入端vrefn，所述分压电路(2)包括固定电阻R1和可变电阻R2，固定电阻R1的一端分别与带隙基准电压源(1)和输入端vrefp连接，固定电阻R1的另一端分别与可变电阻R2的一端和输入端vrefn连接，可变电阻R2的另一端接地。

3.根据权利要求2所述的包络检测电路，其特征在于：所述比较器(3)包括电流源I1，PMOS管M1、M2、M3、M4，NMOS管M5、M6，M1的栅极与漏极、M2的栅极以及电流源I1的正端连接；M2的漏极、M3的源极以及M4的源极相连接；M3的栅极即为比较器(3)的输入端vrefp，而M4的栅极则为比较器(3)的输入端vrefn；M3的漏极以及M5的漏极和栅极相连接；

M4的漏极、M6的漏极与栅极相连接；电流源I1的负极、M5的源极、M6的源极均连接到地；M1的源极、M2的源极均连接到电源。

4.根据权利要求3所述的包络检测电路，其特征在于：所述比较器(3)的第二输入端包括输入端vip和输入端vin，所述比较器(3)包括PMOS管M7、M8、M9，NMOS管M10、M11，M7的栅极以及电流源I1的正端连接；M6的漏极与栅极相连接；M7的漏极、M8的源极以及M9的源极相连接；M8的栅极为比较器(3)的输入端vip，而M9的栅极即为比较器(3)的输入端vin；M8的漏极、M10的栅极与漏极相连接；M9的漏极、M11的栅极与漏极相连接；M10的源极、M11的源极均连接到地；M7的源极连接到电源。

5.根据权利要求4所述的包络检测电路，其特征在于：所述比较器(3)的输出端包括输出端vop和输出端von，所述比较器(3)包括PMOS管M14、M15、M18以及M19，NMOS管包括M12、M13、M16以及M17，M13的栅极以及M17的栅极相连接；M8的漏极、M10的栅极与漏极以及M16的栅极相连接；M9的漏极、M11的栅极与漏极以及M12的栅极相连接；M12的漏极、M14的栅极与漏极以及M15的栅极相连接；M15的漏极与M13的漏极相连接，组成了比较器(3)的输出端von；M16的漏极、M18的栅极与漏极以及M19的栅极相连接；M19的漏极与M17的漏极相连接，组成了比较器(3)的输出端vop；M12的源极、M13的源极、M16的源极以及M17的源极均连接到地；M14的源极、M15的源极、M18的源极以及M19的源极均连接到电源。

6.根据权利要求5所述的包络检测电路，其特征在于：所述整形电路(4)的输入端包括输入端vip和输入端vin，输出端vop与输入端vip连接，输出端von与输入端vin连接，整形电路(4)的输出端包括输出端vo，输出端vo用作包络检测信号的输出端。

7.根据权利要求6所述的包络检测电路，其特征在于：所述整形电路(4)包括电流源I2，反相器INV11、INV2，PMOS管M4，NMOS管M1、M2、M3，电流源I2的负极、M1的栅极与漏极、M2的栅极、M3的栅极相连接；M2的源极与M3的漏极相连接；M4的漏极、M2的漏极以及INV2的输入端相连接；M4的栅极以及INV1的输出端相连接；INV1的输入端即为整形电路(4)的输入端vip。