[发明专利]K系列FPGA内部CLB模块定位及通用性配置测试方法

说明书

本发明提供K7系列FPGA内部CLB模块定位及通用性配置测试方法，包括：定位FPGA内部所有CLB模块的具体位置；对CLB模块阵列进行左右对等分，每等分中同行CLB模块并行，同列CLB模块串行进行配置，实现CLB资源的全覆盖；对配置的CLB模块阵列进行内建自测试，通过实际输出的数据与预期数据的比较，判断CLB模块阵列是否存在缺陷，若某个CLB模块出现问题，根据输出信号与时钟的对应关系，定位CLB模块出错的具体位置。本发明提供的K7系列FPGA内部CLB模块定位及通用性配置测试方法，实现了所有CLB模块的定位，不用计算“空洞”阵列具体位置，优化了配置程序，实现了最优化的配置次数，配置程序具有通用性，减少了程序重复编写的时间。

技术领域

本发明涉及FPGA测试技术领域，特别涉及K7系列FPGA内部CLB模块 定位及通用性配置测试方法。

背景技术

Kintex-7系列FPGA是Xilinx公司研制的高端FPGA产品，广泛应用于 3G/4G无线、平板显示、Video、航空航天系统等，FPGA主要由可编程逻辑单 元(CLB)、输入输出单元(IOB)、可编程互连线(PI)等组成，FPGA中90％ 的逻辑资源功能都是由CLB模块实现，因此CLB模块测试在FPGA测试中占 用重要地位。然而K7系列FPGA的CLB模块阵列与Xilinx公司前期Virtex4、 Virtex5系列FPGA不同，其分布排列不对称，具有“空洞”，需要对CLB模块阵列进行精准定位。

针对“空洞”CLB阵列，传统的配置程序有两种方法，采用全部串联架构或者 采用跳过“空洞”阵列的并行+串行架构设计。由于CLB模块数量多达数万个，CLB 模块采用全部串联架构，综合、布局布线时间及测试时间会较长。采用跳过“空 洞”阵列的并行+串行架构，需要计算多个“空洞”阵列的具体位置，需将程序划分 为若干情况进行分类判断，且导致实际输出数据无法同步比较，使程序更加复 杂，增大了程序的编写难度，此外每款FPGA空洞位置不一致，配置程序不具 备通用性，配置程序可移植性较差。

如何实现CLB模块的精准定位、简化配置程序设计，使程序简便且具有通 用性，实现最优化配置，减少测试时间、提高测试效率，是Kintex-7系列FPGA CLB模块测试面临的挑战。

发明内容

本发明的目的在于提供K7系列FPGA内部CLB模块定位及通用性配置测 试方法，以解决CLB阵列存在“空洞”难以定位及配置程序设计复杂，配置程序 可移植性较差的问题。

为了解决上述技术问题，本发明的技术方案是：提供一种K7系列FPGA内 部CLB模块定位及通用性配置测试方法，包括：定位FPGA内部所有CLB模 块的具体位置；对CLB模块阵列进行左右对等分，每等分中同行CLB模块并行， 同列CLB模块串行进行配置，实现CLB资源的全覆盖；对配置的CLB模块阵 列进行内建自测试，通过实际输出的数据与预期数据的比较，判断CLB模块阵 列是否存在缺陷，若某个CLB模块出现问题，根据输出信号与时钟的对应关系， 定位CLB模块出错的具体位置。

进一步地，找到空洞的具体位置，采取空洞阵列地址取反设计。

本发明提供的K7系列FPGA内部CLB模块定位及通用性配置测试方法， 针对具有“空洞”的CLB模块阵列进行设计而来，定位FPGA内部所有CLB模块 的具体位置，配置程序采用等分配置，使配置程序具有通用性。与现有技术相 比，CLB模块阵列定位跳过了“空洞”阵列，实现了所有CLB模块的定位，配置 程序不用计算“空洞”阵列具体位置，采用左右对等分配置，实现了最优化的配置 次数，配置程序具有通用性，减少了程序重复编写的时间。

附图说明

下面结合附图对发明作进一步说明：

图1为本发明实施例提供K7系列FPGA内部CLB模块定位及通用性配置 测试方法的步骤流程图；

图2为本发明实施例一提供的CLB模块定位程序流程示意图；