[发明专利]一种适于辅助复分接器的时钟同步装置有效
| 申请号： | 201811509866.X | 申请日： | 2018-12-11 |
| 公开（公告）号： | CN109525381B | 公开（公告）日： | 2020-12-29 |
| 发明（设计）人： | 毛晶晶;全亮;李志勇;陈小溪;韩燕杰 | 申请（专利权）人： | 中国电子科技集团公司第五十四研究所 |
| 主分类号： | H04L7/033 | 分类号： | H04L7/033;H04L7/00 |
| 代理公司： | 河北东尚律师事务所 13124 | 代理人： | 王文庆 |
| 地址： | 050081 河北省石家*** | 国省代码： | 河北;13 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 适于 辅助 复分接器 时钟 同步 装置 | ||
1.一种适于辅助复分接器的时钟同步装置，信号处理过程全部在FPGA内部实现，其特征在于，包括时钟整形模块（1）、二阶锁相环电路（2）、时钟调整模块（3）、采样模块（4）和缓存模块（5）；
时钟整形模块（1）用于接收本地钟以及数据钟，利用本地钟对数据钟进行缓冲、采样及整形，获得数据钟的上升沿，并将上升沿信号分别输出至二阶锁相环电路（2）和时钟调整模块（3）；二阶锁相环电路（2）用于将输入的本地钟作为处理时钟，将上升沿信号作为使能信号，对时钟调整模块（3）输出的频率偏差信息进行二阶锁相，输出频率控制字至时钟调整模块（3）；时钟调整模块（3）用于按照二阶锁相环电路（2）输出的频率控制字，根据累加器溢出算法对数据钟的上升沿进行调整，将调整后的数据钟作为输出数据钟，并将相应的频率偏差信息反馈给二阶锁相环电路（2）；采样模块（4）用于利用本地钟对输入数据进行采样，完成换钟操作，将采样后的数据输出至缓存模块（5）；缓存模块（5）用于利用本地钟对输入的数据进行缓存，并利用时钟调整模块（3）输出的数据钟对缓存的数据进行读取，使输出数据钟和输出数据对齐。
2.根据权利要求1所述的一种适于辅助复分接器的时钟同步装置，其特征在于，在发送端，时钟同步装置设置在调制解调器上实现；在接收端，时钟同步装置设置在辅助复分接器的FPGA上实现。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十四研究所，未经中国电子科技集团公司第五十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811509866.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种信令消息收发方法、介质和相关装置
- 下一篇：一种忆阻器混沌序列提取方法
