[发明专利]一种基于时钟的双速流水线架构微处理器及其实现方法

说明书

本发明涉及一种基于时钟的双速流水线架构微处理器及其实现方法，根据指令标识的要求，选择高速流水线或者低速流水线执行指令。利用单个处理器资源，设计实现一种工作在不同速度下的双速流水线架构。高速流水线处理的高性能与低速流水线处理的低功耗相结合，可以在提高微处理器系统处理能力的同时，最大程度的降低系统功耗。满足嵌入式微处理器应用领域的高性能与低功耗的要求，同时双速流水线架构的微处理器在功耗方面的表现较大小端双核微处理器系统会更加优秀。

技术领域

本发明属于嵌入式微处理器领域，提出了一种可以工作在双时钟速度下的微处理器流水线架构设计。

背景技术

随着消费电子、汽车电子、工业控制等领域的发展，高性能嵌入式微处理器的应用越来越广泛，对其处理能力的要求也越来越高。同时，嵌入式微处理器的应用领域多为便携设备，消费电子和现场控制设备，对其功耗的要求又十分严格，要求其尽量减小功耗。因此，为了满足嵌入式微处理器应用需求，必须在提高其处理能力的同时，尽量减小其功耗。

现有的嵌入式处理器提高性能的手段是采用多核处理器架构，同时，为了降低功耗，现有的多核架构多采用的是处理能力高的大核与处理能力低一些但是功耗相对较低的小核来共同组成大小端架构的多核系统。这种架构尽管提高了处理能力，也在一定程度上控制了系统功耗，但是处理器所有资源包括流水线架构全部都是双份，并不能很好的在提高处理能力的同时更大程度的降低系统功耗。因此，设计一种双速流水线架构微处理器，利用单个处理器资源，实现流水线的高速处理与低速处理相结合，可以在提高系统处理能力的同时，最大程度的降低系统功耗。

发明内容

本发明目的是设计一种高性能、低功耗的嵌入式微处理器流水线架构，以改善上述多核处理器架构的不足之处。利用单个处理器资源，设计实现一种工作在不同速度下的双速流水线架构。高速流水线处理的高性能与低速流水线处理的低功耗相结合，可以在提高微处理器系统处理能力的同时，最大程度的降低系统功耗。满足嵌入式微处理器应用领域的高性能与低功耗的要求，同时双速流水线架构的微处理器在功耗方面的表现较大小端双核微处理器系统会更加优秀。

本发明为实现上述目的所采用的技术方案是：一种基于时钟的双速流水线架构微处理器实现方法，根据指令标识的要求，选择高速流水线或者低速流水线执行指令，包括以下步骤：

取指级通过向外部程序存储器取指后，将取到的指令送至译码级；

译码级接收到指令后对指令进行译码，同时将译码后的指令发送至发射极；

发射级对指令进行判断，判断当前的指令是高速处理指令还是低速处理指令；如是高速处理指令，则发射到高速流水线；若是低速处理指令，则发射到低速流水线，同时发射级将指令信息发送至时钟分频模块；

时钟分频模块根据指令信息将高速时钟进行分频，得到低速时钟作为低速流水线的工作时钟。

所述发射级对指令进行判断具体为：根据当前指令的速度标志位进行判断，若速度标志位为设定值，则为高速指令，否则，为低速指令。

所述指令信息包括指令的速度标志位及对应的操作码。

所述时钟分频模块将高速时钟按照速度标志位级响应的倍频系数进行分频，得到低速时钟，输出至低速流水线模块。

所述高速流水线或低速流水线接收指令后，取出需要的数据执行，并将执行的结果回写。

所述高速时钟根据需要设定；高速时钟频率大于低速时钟频率。

一种双速流水线架构微处理器，包括：

公用流水线，用于通过向外部程序存储器取指后，将取到的指令进行译码，并判断当前的指令是高速处理指令还是低速处理指令；如是高速处理指令，则发射到高速流水线；若是低速处理指令，则发射到低速流水线，同时发射级将指令信息发送至时钟分频模块；