[发明专利]一种超低功耗半导体功率器件及其制备方法在审
申请号: | 201811507476.9 | 申请日: | 2018-12-11 |
公开(公告)号: | CN109378344A | 公开(公告)日: | 2019-02-22 |
发明(设计)人: | 丁磊;侯宏伟 | 申请(专利权)人: | 张家港凯思半导体有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 南京天华专利代理有限责任公司 32218 | 代理人: | 夏平 |
地址: | 215612 江苏省苏州市张*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 单胞 介质层 引出孔 半导体功率器件 超低功耗 第一导电类型 半导体基板 栅极氧化层 多晶硅层 注入层 多晶硅淀积 源极金属层 导电类型 外延层 外部 侧壁 连通 制备 贯穿 | ||
1.一种超低功耗半导体功率器件,包括:半导体基板,半导体基板包括有第一导电类型衬底以及设置在第一导电类型衬底上的第一导电类型外延层,其中,第一导电类型外延层的表面为第一主面,第一导电类型衬底的表面为第二主面;其特征在于:所述的第一主面上开设有单胞沟槽,单胞沟槽的下部设置有第一介质层,单胞沟槽上部的侧壁上设置有栅极氧化层,单胞沟槽内的栅极氧化层的两侧分别设置有多晶硅层,使得在第一介质层与这两个多晶硅层之间形成第二介质填充区,所述的第一导电类型外延层在单胞沟槽的上部外侧由下而上依次设置有第二导电类型注入层和第一导电类型注入层;在单胞沟槽内的第二介质填充区中设置有高出第一主面的第二介质层;第二介质层在正对着多晶硅层开设有贯穿第二介质层的栅极引出孔,在单胞沟槽的中部开设有贯穿第二介质层并深入第一介质层的中心引出孔,第二介质层在单胞沟槽的上部外侧开设有深入第二导电类型注入层的外部引出孔;中心引出孔中、外部引出孔中以及介质层的表面上设置有相互连通的源极金属层,栅极引出孔中设置有栅极金属层,使得栅极金属层与所述单胞沟槽内的多晶硅层电性连接,形成所述超低功耗半导体功率器件的栅极;所述源极金属层形成所述超低功耗半导体功率器件的源极;所述的第二主面上淀积有金属层,形成超低功耗半导体功率器件的漏极。
2.根据权利要求1所述的超低功耗半导体功率器件,其特征在于,所述的单胞沟槽中多晶硅层与中心引出孔之间的第二介质层的厚度大于所述栅极氧化层的厚度。
3.根据权利要求1所述的超低功耗半导体功率器件,其特征在于,所述的单胞沟槽中心引出孔与沟槽底部之间的第一介质层的厚度大于所述栅极氧化层的厚度。
4.根据权利要求1至3任一项所述的超低功耗半导体功率器件,其特征在于,所述的第一介质层为氧化硅或氮化硅,所述的第二介质层为氧化硅或氮化硅。
5.如权利要求1所述的沟槽型半导体功率器件的制造方法,其步骤为:
a)提供权利要求1所述的半导体基板;
b)在第一主面上淀积硬掩膜层,光刻出硬掩膜刻蚀区域,并刻蚀硬掩膜层,形成用于沟槽刻蚀的硬掩膜;
c)刻蚀第一主面,形成单胞沟槽;
d)在所述的单胞沟槽中淀积第一介质层;
e)刻蚀单胞沟槽中上层及第一主面上的第一介质层;
f)在单胞沟槽上部的内壁和单胞沟槽周围的第一主面上生长栅极氧化层;
g)在第一主面及沟槽内淀积多晶硅,所述多晶硅厚度小于沟槽宽度的二分之一;
h)干法刻蚀多晶硅,去除第一主面及单胞沟槽中部的多晶硅,形成沟槽侧壁断开的多晶硅栅极;
i)在第一导电类型外延层中位于单胞沟槽的上部外侧依次注入第二导电类型注入层和第一导电类型注入层,并退火;
j)淀积第二介质层;
k)引出孔刻蚀,开设引出孔;
l)在引出孔中以及第二介质层的表面上淀积相互连通的金属层;
m)金属层刻蚀,形成作为器件源极的源极金属层、以及作为器件栅级的栅极金属层;
n)第二主面淀积金属层,形成作为器件漏极的漏极金属层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于张家港凯思半导体有限公司,未经张家港凯思半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811507476.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:超结金属氧化物场效应晶体管及其制作方法
- 下一篇:薄膜晶体管及其制造方法
- 同类专利
- 专利分类