[发明专利]沟槽制作方法有效
申请号: | 201811506351.4 | 申请日: | 2018-12-10 |
公开(公告)号: | CN111293073B | 公开(公告)日: | 2023-05-23 |
发明(设计)人: | 宋保英;谢岩 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 制作方法 | ||
1.一种沟槽制作方法,其特征在于,包括:
提供一衬底,所述衬底的表面依次形成有介质层、先进图形膜层、防反射涂覆层和具有第一开口的图形化的光阻层;
以所述图形化的光阻层为掩膜,刻蚀所述防反射涂覆层形成第二开口,并停止在所述先进图形膜层上,再去除所述图形化的光阻层;所述第二开口的最小截面宽度小于所述第一开口的最小截面宽度;
以剩余的防反射涂覆层为掩膜,刻蚀所述先进图形膜层形成第三开口,并停止在所述介质层上,再去除所述剩余的防反射涂覆层,所述第三开口的最小截面宽度小于所述第二开口的最小截面宽度;以及,
以剩余的先进图形膜层为掩膜,刻蚀所述介质层,并停止在所述衬底上,形成贯穿所述介质层的沟槽,再去除所述剩余的先进图形膜层,所述沟槽的最小截面宽度小于等于所述第三开口的最小截面宽度;
其中,刻蚀所述先进图形膜层形成所述第三开口的过程中,刻蚀气体包括COS、O2和N2;形成所述第三开口的刻蚀过程包括:执行两个阶段的刻蚀,在所述两个阶段的刻蚀中所述COS的流量占刻蚀气体的总流量的比例不同;
执行第一阶段刻蚀,所述第一阶段刻蚀中所述COS的流量占刻蚀气体的总流量的20%~25%;所述第三开口在所述第一阶段刻蚀的深度为所述先进图形膜层厚度的90%;以及,
执行第二阶段刻蚀,刻蚀所述先进图形膜层的剩余10%的厚度,所述第二阶段刻蚀中所述COS的流量占刻蚀气体的总流量的14%~18%。
2.如权利要求1所述的一种沟槽制作方法,其特征在于,所述第二开口的最小截面宽度是所述第一开口的最小截面宽度的40%~60%。
3.如权利要求1所述的一种沟槽制作方法,其特征在于,所述沟槽的最小截面宽度是所述第一开口的最小截面宽度的20%~30%。
4.如权利要求1所述的一种沟槽制作方法,其特征在于,
执行第一阶段刻蚀,所述COS的流量为55sccm~65sccm、所述O2的流量为95sccm~105sccm,所述N2的流量为95sccm~105sccm;
执行第二阶段刻蚀,所述COS的流量为35sccm~45sccm、所述O2的流量为95sccm~105sccm,所述N2的流量为95sccm~105sccm。
5.如权利要求1至3中任一项所述的一种沟槽制作方法,其特征在于,刻蚀所述防反射涂覆层的过程中,刻蚀气体包括含氟碳化合物气体和含氮气体。
6.如权利要求1至3中任一项所述的一种沟槽制作方法,其特征在于,所述防反射涂覆层包括底部防反射涂覆层和/或电介质防反射涂覆层。
7.如权利要求1至3中任一项所述的一种沟槽制作方法,其特征在于,所述沟槽的深宽比大于8。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811506351.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造