[发明专利]基于Intel平台时序启动信号控制方法、装置及系统

权利要求书

1.一种基于Intel平台时序启动信号控制系统，其特征在于，包括电源芯片、Intel平台及CPLD；

所述电源芯片用于输出工作正常信号至所述CPLD；

所述CPLD包括信号判断模块、延时模块及信号输出模块；

所述信号判断模块用于根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；

所述延时模块用于当所述工作正常信号有效，根据预先设置的延时时间进行计时，并在计时结束后发送输出触发信号；

所述信号输出模块用于在接收到所述输出触发信号且满足信号输出条件时，并将平台电压正常信号输出至所述CPLD；

其中，所述CPLD通过第一GPIO引脚与所述电源芯片相连接，所述第一GPIO引脚用于接收所述工作正常信号；所述CPLD通过第二GPIO引脚与所述Intel平台的南桥DSW_PWROK引脚相连接；所述第二GPIO引脚用于输出所述平台电压正常信号。

2.一种基于Intel平台时序启动信号控制方法，其特征在于，基于CPLD，包括：

根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；

若工作正常信号有效，则根据预先设置的延时时间进行计时；

判断计时是否结束；

若计时结束，根据当前业务运行状态信息判断是否满足信号输出条件；

若满足信号输出条件，输出平台电压正常信号；

其中，所述CPLD通过第一GPIO引脚与所述电源芯片相连接，所述第一GPIO引脚用于接收所述工作正常信号；所述CPLD通过第二GPIO引脚与所述Intel平台的南桥DSW_PWROK引脚相连接；所述第二GPIO引脚用于输出所述平台电压正常信号。

3.根据权利要求2所述的基于Intel平台时序启动信号控制方法，其特征在于，所述判断计时是否结束为：

判断是否接收到输出触发信号；

若是，则判定计时结束；

其中，所述输出触发信号为延时结束后自动发送的触发信号。

4.根据权利要求3所述的基于Intel平台时序启动信号控制方法，其特征在于，所述工作正常信号为PWRGD_DSW_PWROK信号。

5.根据权利要求4所述的基于Intel平台时序启动信号控制方法，其特征在于，所述平台电压正常信号为PWRGD_P3V3_STBY信号。

6.一种基于Intel平台时序启动信号控制装置，其特征在于，应用于CPLD，包括：

信号判断模块，用于根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；

延时模块，用于当所述工作正常信号有效，根据预先设置的延时时间进行计时，并在计时结束后发送输出触发信号；

信号输出模块，用于在接收到所述输出触发信号且满足信号输出条件时，输出平台电压正常信号；

其中，所述CPLD通过第一GPIO引脚与所述电源芯片相连接，所述第一GPIO引脚用于接收所述工作正常信号；所述CPLD通过第二GPIO引脚与所述Intel平台的南桥DSW_PWROK引脚相连接；所述第二GPIO引脚用于输出所述平台电压正常信号。

7.一种基于Intel平台时序启动信号控制设备，其特征在于，包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如权利要求2至5任一项所述基于Intel平台时序启动信号控制方法的步骤。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有基于Intel平台时序启动信号控制程序，所述基于Intel平台时序启动信号控制程序被处理器执行时实现如权利要求2至5任一项所述基于Intel平台时序启动信号控制方法的步骤。