[发明专利]时序校正系统及其方法

说明书

本发明提供一种时序校正系统及其方法，该时序校正系统适用于一存储器读取系统，其包含一存储器、一延迟单元以及一数据读取电路，存储器输出一数据信号以及一数据闩锁信号，延迟单元根据一延迟值延迟数据闩锁信号以产生一读取信号，数据读取电路根据读取信号读取数据信号。在时序校正系统中，逻辑运算单元根据数据信号以及读取信号产生第一与第二充电信号。电容电阻充电单元根据第一与第二充电信号进行充电，以产生第一与第二电容电压。比较单元比较第一与第二电容电压，以产生一比较结果。延迟单元的延迟值根据比较结果进行调整。

技术领域

本发明是有关于一种时序校正系统及其方法，特别是有关于一种适用于校正存储器的读取信号的相位的时序校正系统及其方法。

背景技术

常见的存储器读取系统包含一存储器、一延迟单元以及一数据读取电路。存储器，例如DDR存储器，会输出一数据信号以及一数据闩锁信号，数据信号以及数据闩锁信号是同相位的信号。为了确保数据读取的准确性，延迟单元会根据一延迟值延迟数据闩锁信号，以产生一读取信号，使得读取信号的上升沿与下降沿能对位到数据信号的中间部分。藉此，数据读取电路根据读取信号准确地读取数据信号。

在传统的控制系统中，延迟单元由一外部控制器所控制，外部控制器会先读取延迟暂存器储存的延迟值，再根据延迟值控制延迟单元延迟数据闩锁信号的相位以产生读取信号。然而，延迟单元的延迟效果容易受到温度、工艺或是其他电路因素影响；换句话说，外部控制器使用相同的延迟值来控制不同延迟单元时，不同延迟单元会对数据闩锁信号产生不同的延迟效果，使得读取信号的上升沿与下降沿对位到数据信号的前半部分或是后半部分，造成数据读取电路无法准确地读取数据信号的数据。

再者，由于延迟单元的延迟效果容易受到温度、工艺或是其他电路因素影响，所以在存储器读取系统出厂前进行校正也不能完全解决上述问题。

发明内容

为了解决上述问题，本发明提出一种时序校正系统及其方法，用以校正存储器的读取信号的相位，提高数据读取的准确性以及可靠性。

基于上述目的，本发明提供一种时序校正系统，适用于一存储器读取系统。存储器读取系统包含一存储器、一延迟单元以及一数据读取电路，存储器输出一数据信号以及一数据闩锁信号，延迟单元系根据一延迟值延迟数据闩锁信号以产生一读取信号，数据读取电路根据读取信号读取数据信号的一数据数值。时序校正系统包含一逻辑运算单元、一电容电阻充电单元以及一比较单元。逻辑运算单元接收数据信号以及读取信号，并根据数据信号以及读取信号产生一第一充电信号以及一第二充电信号。电容电阻充电单元接收第一充电信号以及第二充电信号，并根据第一充电信号以及第二充电信号进行充电，以产生一第一电容电压以及一第二电容电压。比较单元比较第一电容电压以及第二电容电压，以产生一比较结果，其中延迟单元之延迟值根据比较结果调整。

较佳地，本发明的时序校正系统更可包含一延迟暂存器以储存延迟值。

较佳地，比较单元可包含一判断单元以及一调整暂存器，判断单元系用以产生比较结果，并根据比较结果调整调整暂存器储存的数值，当调整暂存器储存的数值符合一校正条件时，调整暂存器储存的数值用以更新延迟暂存器所储存的延迟值。

较佳地，比较单元可包含一模数转换电路，用以将第一电容电压以及第二电容电压转换成一第一电压值以及一第二电压值，判断单元比较第一电压值以及第二电压值以产生比较结果。

较佳地，比较单元可包含一比较器，用以比较第一电容电压以及第二电容电压，以产生比较结果。

较佳地，逻辑运算单元可包含一反互斥或门一互斥或门(XOR)以及一控制单元，控制单元分别产生一第一控制信号以及一第二控制信号至反互斥或门以及互斥或门，反互斥或门根据数据信号、读取信号以及第一控制信号，以产生第一充电信号，互斥或门根据数据信号、读取信号以及第二控制信号，以产生第二充电信号。

较佳地，第一充电信号以及第二充电信号可对应于不同周期的数据信号。