[发明专利]误码生成方法及误码生成器

说明书

本发明公开了一种误码生成方法及误码生成器，所述方法包括：从N+1路伪随机数产生通道的每路伪随机数中选择M比特伪随机数；根据N+1路的M比特伪随机数，生成目标伪随机数；根据所述目标伪随机数产生单比特的翻转屏蔽信号；根据输入的每个比特与所述单比特的翻转屏蔽信号，产生误码。本发明基于组合逻辑，在一个时钟周期内完成误码的生成，对系统数据通路没有任何影响，可同时保证实时性、可嵌入芯片内、独立于软件以及可模拟实际存储介质中误码分布状态。

技术领域

本发明涉及数据存储领域，特别是涉及一种误码生成方法及误码生成器。

背景技术

在数据存储领域，存储介质必然会引入噪声(通常在不同存储区域内为均匀分布的基于不同比特翻转率的白噪声)。即在通过存储介质后，读出数据会在随机比特位置上发生翻转从而出现误码，并且任意两个比特之间是否翻转误码生成器独立的。因此，数据存储控制芯片(集成电路)必须针对噪声或误码实现足够的纠错和管理功能。

在数据存储控制芯片中，为了衡量与测试误码纠错功能和错误数据管理功能，需要实现误码生成器，即针对存储数据故意随机引入错误比特。现有误码生成过程中，往往无法同时保证实时性、可嵌入芯片内、独立于软件以及可模拟实际存储介质中误码分布状态，比如常需要外接第三方设备或额外模块来实现，引入过多时钟周期的系统延时，或增加不必要的设计成本，或增加了系统行为与现实场景的区别。

发明内容

为了克服上述缺陷，本发明要解决的技术问题是提供一种误码生成方法及误码生成器，用以至少降低生成误码过程的系统延时。

为解决上述技术问题，本发明实施例中的一种误码生成方法包括：

从N+1路伪随机数产生通道生成的每路伪随机数中生成M比特伪随机数；

根据N+1路的M比特伪随机数，生成目标伪随机数；所述N不小于0；所述M大于0；

根据所述目标伪随机数与预先配置的比特错误率产生单比特的翻转屏蔽信号；

根据输入的每个比特与所述单比特的翻转屏蔽信号，产生误码。

可选地，所述从N+1路伪随机数的每路伪随机数中生成M比特伪随机数之前，包括：

生成单路真随机数；

根据所述真随机数从所述N+1路伪随机数产生通道中选择一个或多个随机数产生通道，打乱所述一个或多个随机数产生通道生成的伪随机数的序列顺序。

可选地，所述从N+1路伪随机数产生通道生成的每路伪随机数中生成M比特伪随机数，包括：

将N+1路伪随机数初始值分配到所述N+1路伪随机数产生通道，用以生成所述伪随机数。

可选地，所述根据N+1路的M比特伪随机数，生成目标伪随机数，包括：

将N+1路的M比特伪随机数进行逻辑运算，生成所述目标伪随机数。

可选地，所述根据输入的每个比特与所述单比特的翻转屏蔽信号，产生误码，包括：

将所述输入的每个比特与所述单比特的翻转屏蔽信号进行逻辑运算，产生所述误码。

可选地，所述从N+1路伪随机数产生通道的每路伪随机数中选择M比特伪随机数之前，包括：

根据时钟周期的内部总线位宽，并行输入多个比特。

可选地，在对所述多个比特产生误码的过程中，各个比特对应的比特翻转率相同或不同。

为解决上述技术问题，本发明实施例中的一种误码生成器，所述误码生成器包括：

种子选择单元，用于从N+1路伪随机数产生通道生成的每路伪随机数中生成M比特伪随机数；