[发明专利]一种基2算法的快速傅里叶变换硬件设计方法

说明书

本发明涉及一种一种基2算法的快速傅里叶变换硬件设计方法，采用频域抽方式得到频域抽取的基2算法的16点FFT，并得到16点的数据流图；设计16点基于串行蝶形单元的基2算法的FFT的整体结构，此结构包含4个处理级，每一级分别包含处理单元和逆序单元，其中处理单元包括蝶形单元和旋转因子乘法器单元，蝶形单元只使用一个实数加法器和减法器，串行蝶形单元使用两个时钟周期完成计算，分别完成实部和虚部的加减法，串行蝶形单元处理输入的实部，然后处理虚部。逆序单元用于缓存数据并改变数据在每一个处理级的输入顺序。

技术领域

本发明属于超大规模集成电路(Very Large Scale Integration，简称VLSI)设计范畴，设计出一种基于串行蝶形单元的16点基2算法结构的快速傅里叶变换的VLSI结构。

背景技术

快速傅里叶变换(Fast Fourier Transform，FFT)已经成为信号处理中最重要的算法之一，在通信、滤波以及数字频谱分析等领域应用广泛。为满足数字信号处理的实时性需求，人们已经提出许多硬件实现的FFT结构，来提高处理速度以及减少硬件资源的使用情况。

流水线FFT结构是最常见的FFT硬件结构之一。这种结构可以使用较少的硬件资源，连续不间断地处理流入的数据。目前有两种流水线结构的FFT：串行流水线结构，这种结构每个时钟周期处理1个采样点数据；另一种是并行流水线结构，这种结构每个时钟周期处理多个采样点数据。

多路延迟转换FFT结构(Multipath Delay Commutator，MDC)是目前使用最少数量蝶形运算单元以及存储单元的并行流水线FFT结构，可有效利用旋转因子复数乘法器单元，Garrido和Huang在论文《Feedforward FFT Hardware Architectures Based on RotatorAllocation》^[1]中使资源使用率达到100％。

串行流水线FFT结构同样得到广泛研究。He和Torkelson在论文《Design andimplementation of a 1024-point pipeline FFT processor》^[2]中设计的典型的基2单路延迟反馈结构(Single Delay Feedback SDF)对蝶形单元和旋转因子复数乘法器单元的使用率只有50％。使用其他算法，例如在Zhou和Hwang的论文《Implementations andOptimizations of Pipeline FFTs on Xilinx FPGAs》^[3]中，基4和基2²算法提高了旋转因子复数乘法器单元的使用率，但是没有提高蝶形单元的使用率。在Liu和Yu的论文《Apipelined architecture for normal I/O order FFT》^[4]中，使用单路延迟转换结构(Single Delay Commutator，SDC)提高了旋转因子复数乘法器单元和蝶形单元的使用率，但是这种结构增加了存储单元。Wang和Liu在论文《A Combined SDC-SDF Architecturefor Normal I/O Pipelined Radix-2》^[5]中提出一种SDF 和SDC相结合的流水线结构，可以分时复用乘法器和加法器，提高了计算速度，但是硬件资源消耗较大。

基2算法中的蝶形运算流图如图1所示，图中左边两支路为输入，中间的小圆点表示前续运算中的加、减运算，左上支路为相加输出，左下支路为相减输出。右边两支路是输出，如果在某一支路上信号需要进行后续相乘运算，则在该支路上标以箭头，将相乘的系数标在箭头边。

参考文献