[发明专利]浮动结碳化硅结势垒肖特基二极管及其制造方法

说明书

本发明浮动结碳化硅结势垒肖特基二极管及其制造方法，包括：基底；N‑外延层，N‑外延层设置在基底的一侧；P+离子注入层，P+离子注入层设置在N‑外延层上；N+离子注入层，N+离子注入层设置在P+离子注入层上；介电层，介电层设置在N+离子注入层上；第一金属层，第一金属层设置在N+离子注入层上，第一金属层位于介电层内；防护层，防护层设置在介电层及第一金属层上；其中在P+离子注入层与N+离子注入层内形成PN浮动结。与现有技术相比，本发明具有如下优势：本发明的架构让能阶态单一，可以改善反向漏电大的缺点、优化正向电流能力、效率及均匀性，以提供更大的正向电流(Eas)能力及提高器件长期可靠性。

技术领域

本发明涉及计算机技术领域，尤其涉及一种浮动结碳化硅结势垒肖特基二极管及其制造方法。

背景技术

碳化硅(SiC)材料具有禁带宽度大，热导率高，临界雪崩击穿电场强度高，饱和载流子漂移速度大及热稳定性好等特点，与同等级的硅器件相比，具有更低的通态压降、更高的工作频率、更低的功耗、更小的体积以及更好的热特性，是制造功率半导体器件的理想材料。功率肖特基二极管(SBD)作为最早实现商品化的SiC功率器件，由于其低开启压降、高正向导通电流和快速反向恢复特性，受到了非常广泛的应用。然而传统肖特基二极管的反向势垒较低，容易发生击穿，存在耐压性差与漏电流大的缺点。为了克服此项缺点，耐压性能良好的结势垒肖特基(JunctionBarrierSchottky，JBS)二极管成为主流。该结势垒肖特基二极管在传统肖特基二极管中加入多个隔离PN结，这些PN结形成的空泛层可以保护肖特基势垒接口及减低反向电压电场的影响，可改善反向漏电大的缺点。然而此种PN结的结构占用了一部份原有肖特基势垒的面积，造成可导通电流的面积变小，因而降低了正向导通电流的功能及效率，尤其在反向偏压时，存在表面之多能阶(非单一能阶态)容易造成不同能量电子跳跃到导通一带，不同阻抗及发热程度均造成可靠性之隐患，这也使耐压较高的SiCJBS二极管难以获得较高及均匀的电流密度，不利于降低器件的反向漏电、通态损耗及器件长期的可靠性。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种提高正向电流能力及均匀性，以提供更大的正向电流(Eas)能力的浮动结碳化硅结势垒肖特基二极管及其制造方法。

为解决上述技术问题，本发明浮动结碳化硅结势垒肖特基二极管，包括：基底；

N-外延层，N-外延层设置在基底的一侧；

P+离子注入层，P+离子注入层设置在N-外延层上；

N+离子注入层，N+离子注入层设置在P+离子注入层上；

介电层，介电层设置在N+离子注入层上；

第一金属层，第一金属层设置在N+离子注入层上，第一金属层位于介电层内；

防护层，防护层设置在介电层及第一金属层上；其中

在P+离子注入层与N+离子注入层内形成PN浮动结。

优选地，PN浮动结为多个，多个PN浮动结间隔设置。

优选地，防护层包括第一保护层和第二保护层；

第一保护层设置在介电层及第一金属层上；

第二保护层设置在第一保护层及第一金属层上。

优选地，在基底的另一侧设置第二金属层。

优选地，基底为碳化硅基底。

优选地，介电层为SiO₂隔离介电层。

一种浮动结碳化硅结势垒肖特基二极管的制造方法，包括如下步骤：

N-外延层成长步骤；

P+离子注入层形成步骤；