[发明专利]一种接口总线装置及数据通信协议

说明书

本公开公开了一种接口总线装置及数据通信协议，设计了一种接口总线装置，为数据和命令传输通道单独配置FIFO数据缓存器，并设置了相应的通路控制和状态信号数据传输线，实现了数据和命令的分开传输，提高了总线的通讯效率，同时提出了基于本公开的接口总线装置的数据传输协议包括同步传输、异步传输和并行传输，接口信号简洁明了，通过FIFO传输机制实现，可有效减少通信信号线数量，且可以支持流控传输，解决了短包传输的问题，实现了ASIC/SoC与FPGA间高速数据及命令通信的可扩展性及兼容性。

技术领域

本公开涉及通信相关技术领域，具体的说，是涉及一种接口总线装置及数据通信协议。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。

ASIC是Application Specific Integrated Circuit的英文缩写，SoC是Systemon Chip的缩写，ASIC和SoC是集成电路领域对不同应用种类芯片的称呼。ASIC一般是指专用芯片，SoC一般指系统芯片。FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是可编程器件发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

在实际电路应用中，经常会采用ASIC/SoC+FPGA的电路组合方式，以扩展ASIC/SoC芯片的功能。然而ASIC/SoC和FPGA间的通讯总线在业界没有标准的协议，一般都是根据ASIC/SoC外扩的接口而定，一般包括SRAM接口、SDIO接口、FIFO接口、高速差分接口等，接口种类繁多而且性能不一致。其中FIFO接口较为常用，应用框图如图1所示，接口时序图如图2所示，当FULL非满时，可以通过PUSH和DQ(数据)将数据写入SoC中；当EMPTY信号非空时，通过POP将数据DQ(数据)从SoC中读出。

传统FIFO接口非常简单，可实现性强，但在实际应用过程中存在诸多问题：

1.在应用协议中，通常分为命令、数据和状态阶段，如果采用传统的FIFO接口，由于物理接口只有一组而受限，则只能通过串行的流程实现，如图3所示为传统的FIFO接口数据传输的流程图。

2.应用命令、数据长度受限，如果采用传统的FIFO接口，则需SoC端和FPGA端，事先人为定义好命令格式或数据长度，无法满足类似USB协议短包的传输应用。短包传输是相对概念，当前传输的数据长度小于约定传输长度的都叫短包。比如双方约定传输的数据包是512字节或512字节的倍数，那么不够512字节的传输就是短包。

发明内容

本公开为了解决上述问题，提出了一种接口总线装置及数据通信协议，设计了一种接口总线装置，为数据和命令传输通道单独配置FIFO数据缓存器，并设置了相应的通路控制和状态信号数据传输线，实现了数据和命令的分开传输，提高了总线的通讯效率，同时提出了基于本公开的接口总线装置的数据传输协议，包括同步传输、异步传输和并行传输，接口信号简洁明了，通过FIFO传输机制实现，可有效减少通信信号线数量，且可以支持流控传输，解决了短包传输的问题，实现了ASIC/SoC与FPGA间高速数据及命令通信的可扩展性及兼容性。

为了实现上述目的，本公开采用如下技术方案：

一种或多个实施例提供了一种接口总线装置，用于实现FPGA和集成芯片之间的数据传输，通过配置总线连接到集成芯片，包括配置寄存器、接口逻辑模块、分别设置在数据和命令传输通道上的FIFO缓存器和数据信号传输线；所述数据信号线用于传输命令、数据和状态；所述配置寄存器用于存储并执行上位机传输的配置文件实现数据传输的配置和状态的查询；所述接口逻辑模块作为数据传输的连接接口，数据信号传输线通过接口逻辑模块分别连接配置寄存器和FIFO缓存器。