[发明专利]一种低压降镜像电流源电路

说明书

本发明公开了一种低压降镜像电流源电路,包括镜像对称的第一PMOS管P1和第二PMOS管P2、以及第一参考电流源I1、第二参考电流源I2、第一NMOS管N1、第二NMOS管N2；第一参考电流源I1的一端分别连接到电压源VDD、第一PMOS管P1的源极和第二PMOS管P2的源极，第一参考电流源I1的输出端分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极和第二NMOS管N2的漏极，第二参考电流源I2的一端接地，第二参考电流源I2的输出端分别连接到第一NMOS管N1的源极和第二NMOS管N2源极，第一PMOS管P1的漏极连接到第二NMOS管N2的栅极并作为电流输出端，第二PMOS管P2的漏极分别连接到第一NMOS管N1的漏极和栅极。本发明能够实现更稳定输出电流的同时降低所需电流源压降。

技术领域

本发明涉及集成电路设计领域，具体涉及一种低压降镜像电流源电路。

背景技术

CMOS工艺中，传统镜像电流源由两个相互匹配的MOS管组成，其中一个MOS管按照二极管方式连接并接入参考电流源，另一个MOS管的漏极为电流输出端，其高输出电阻主要是通过电流输出MOS管较大的漏源电压（即电流源压降）和较长的沟道长度保证的。深亚微米CMOS工艺的电源电压已降至1.2V甚至更低，电压裕度对于模拟电路来说十分紧张，对于电压缓冲器等处理大信号（输入信号幅度大于300mV）的模拟电路来说，情况更加严峻，保证每个MOS管都始终充分工作在饱和区已越来越困难。电流源广泛应用于模拟集成电路中，紧张的电压裕度使得共源共栅等具有高输出电阻特点的镜像电流源结构不再适用。传统镜像电流源需要较大的压降和较长的沟道长度以保证较高的输出电阻，采用长沟道长度导致镜像电流源较大的尺寸，其引入的寄生电容导致电流源的高频输出阻抗下降。

传统镜像电流源由两个栅极、源极分别互连且尺寸相互匹配的MOS管组成，其中一个MOS管的漏极和栅极相连，并且接入参考电流；另一个MOS管只要工作在饱和区（即其输出压降大于漏源饱和压降V_DSAT），其漏极就可以输出近似等于参考电流的稳定电流。要实现输出恒流源的效果，传统电流镜中的MOS管需要采用较长的沟道长度，而且输出电流的MOS管必须保证足够的漏源压降才能输出较为稳定的电流。实际上，传统电流镜的输出电阻是比较有限的，输出电流对电流源压降仍然有较强的依赖性。选用较长的沟道长度能够缓解这一问题，但是会引入较大的寄生电容，导致高频输出阻抗下降，使得模拟集成电路无法从先进CMOS工艺的进步中受益；此外，深亚微米CMOS工艺的电源电压的降低也使得传统电流源往往缺乏足够的漏源电压来保证其正常工作。

对传统电流源的改进主要包括威尔逊镜像电流源、共源共栅（cascode）镜像电流源、低压共源共栅镜像电流源等。它们较传统镜像电流源提高了输出阻抗，能够提供更为稳定的输出电流。但是它们正常工作所需要的电流源压降更大：威尔逊镜像电流源和共源共栅镜像电流源的最小压降等于栅源电压和漏源饱和电压之和（V_GS+V_DSAT），改进型的低压共源共栅镜像电流源的最小压降理论上也有2V_DSAT这么大，即这三种改进结构均是以增大电流源压降为代价改进传统镜像电流源的，这是不符合先进CMOS工艺发展的要求的。实际上，工作在最小压降附近时的这些镜像电流源的性能是较差的，深亚微米CMOS工艺下正常工作的传统镜像电流源所需压降至少为250 mV左右。

发明内容

本发明的发明目的是提供一种低压降镜像电流源电路，能够实现更稳定输出电流的同时降低所需电流源压降，便利了深亚微米CMOS工艺下的模拟电路设计，使得模拟集成电路也可以从工艺进步中受益，并且促进先进CMOS工艺下片上系统的实现。

为达到上述发明目的，本发明采用的技术方案是：一种低压降镜像电流源电路,包括第一PMOS管P1、第二PMOS管P2、第一参考电流源I1、第二参考电流源I2、第一NMOS管N1和第二NMOS管N2；