[发明专利]一种PCB设计中静态铜转动态铜的方法

说明书

一种PCB设计中静态铜转动态铜的方法，包括以下步骤：读取被选取的铜皮的ID；判断ID对应的铜皮是否为静态铜，若是，则继续；根据静态铜的形状信息生成对应于静态铜的多边形，并将多边形与静态铜所在层和网络形成一个集合；删除静态铜，在静态铜所在的层根据多边形创建新动态铜皮，并将新动态铜皮赋上原静态铜的网络。通过本发明的方法，解决了由于Allegro原有铜皮挖空解决方案的缺陷导致的重复工作及工作效率低下的问题，通过批次同时处理大大提高了工作效率，且减少了由于人工重复工作产生错误的可能性，对整个PCB设计流程进行了优化，简化了操作步骤与流程。

技术领域

本领域涉及计算机领域，并且更具体地涉及一种PCB设计中静态铜转动态铜的方法。

背景技术

目前，PCB设计要考虑到PCB板上用于连接的铜皮、铜线、过孔，该如何设计使得这块PCB板能达到正常工作，达到希望的性能要求。因此对于承担信号连接的铜线(line)、承担电源电流供电、信号返回路径的铜皮(shape)以及用于连接不同层网络的过孔(via)的设计都必须符合一定的物理和间距上的要求。PCB设计上很大的一部分层都需要铺上用于电源供电或者信号返回路径的铜皮shape，而高密度的信号线以及信号线的频繁的换层，使得无论是高速信号的换层过孔的阻抗控制，还是信号线与其他网络平面尤其是电源平面的电源要求，都会使得电源平面上产生许多的、各种各样的洞与空隙(统称为voids)。

针对PCB设计中的shape处理，Allegro软件的解决方案最为完善，Allegro系统互连设计平台是一个从原理图设计到PCB设计和生产加工输出的完整、高性能的产品开发平台。Allegro中的铜皮(shape)分为动态铜皮和静态铜皮两种。动态铜是一种会根据间距约束自动避让其他导体到达要求数值的铜皮，它会主动改变shape边框、在shape内进行挖孔操作等，使得shape和导体的间距达到要求。静态铜不会根据间距约束主动避让铜皮中的其他网络的导体，而是必须要手动为静态铜进行挖空。通过Allegro内置的动态铜-静态铜转换功能，基本可以用这两种方式涵盖几乎所有的挖空要求，但是由于动态铜是根据间距约束对导体进行挖空的，不允许进行手动挖空，所以在将静态铜转变为动态铜时，它会删去静态铜皮所有的挖空区域，重新根据约束进行挖空，这其中就包括了你手动挖空的区域，这就要求你在设计的时候，在动态铜情况下完成所有的一般情况下的间距约束的挖空，再转换为静态铜进行特殊挖空，之后不再转换为动态铜。但这是不现实的，一是动态铜由于会实时的检测间距约束并主动避让足够的距离，会给系统和程序带来极大的性能负担，尤其是在高性能、器件众多的多层板上，器件的移动和视角放大的操作都有可能导致机器的卡顿，所以在一般情况下，我们希望将已经大致处理完成的铜皮转为静态铜，减小性能和内存的负担；二是在PCB设计的过程中，修改与调整是不可避免的，尤其是研发周期的减少使得PCB设计不可能等到原理图全部完成后再开始，而是必须同步进行，所以在PCB设计的过程中可能要面对数次的修改与重做，甚至在一板成功后可能还要进行改版。

所以在设计中，必然会面对需要将静态铜转变成动态铜的情况，这就导致了不必要的工作量，效率低下，且大量的人工操作增加了失误和错误的可能。同时，注意到，Allegro中的动-静态铜操作方式是手动选择一块铜皮进行的，不能对铜皮进行批量处理，同时对需要调整的铜皮进行转换，这也导致了工作效率的降低。

发明内容

有鉴于此，本发明实施例的目的在于提出一种静态铜转动态铜的方法，通过使用本发明的方法解决了由于Allegro原有铜皮挖空解决方案的缺陷导致的重复工作及工作效率低下的问题，通过批次同时处理大大提高了工作效率，且减少了由于人工重复工作产生错误的可能性，对整个PCB设计流程进行了优化，简化了操作步骤与流程。

基于上述目的，本发明的实施例的一个方面提供了一种PCB设计中静态铜转动态铜的方法，包括以下步骤：

1)读取被选取的铜皮的ID；

2)判断ID对应的铜皮是否为静态铜，若是，则继续；