[发明专利]制造集成电路器件的方法

权利要求书

1.一种制造集成电路器件的方法，所述方法包括：

在衬底上形成层，所述层包括第一材料；

形成成对的牺牲间隔物，在所述成对的牺牲间隔物之间限定牺牲间隔物凹陷，其中所述牺牲间隔物凹陷暴露所述层的一部分，其中所述成对的牺牲间隔物包括所述第一材料；

形成包括多个第一部分和第二部分的间隔物层，其中所述间隔物层的所述多个第一部分中的每个在所述成对的牺牲间隔物的侧壁中的相应一个上延伸，所述间隔物层的所述第二部分与所述层的所述部分重叠，其中所述间隔物层包括与所述第一材料不同的第二材料；

形成与所述间隔物层的所述第二部分重叠的保护图案；

去除所述保护图案的上部、所述间隔物层的上部和所述成对的牺牲间隔物的上部，以暴露所述成对的牺牲间隔物的下部；

在所述保护图案与所述间隔物层的所述第二部分重叠时，去除所述成对的牺牲间隔物的所述下部以暴露所述层的多个第一蚀刻区域；

去除所述保护图案以暴露所述间隔物层的所述第二部分；

去除所述间隔物层的所述第二部分以形成多个间隔物并暴露所述层的第二蚀刻区域，其中所述多个间隔物暴露所述层的多个蚀刻区域，所述层的所述多个蚀刻区域包括所述层的所述多个第一蚀刻区域和所述第二蚀刻区域；以及

通过使用所述多个间隔物作为蚀刻掩模而蚀刻所述层。

2.根据权利要求1所述的方法，其中在去除所述保护图案的所述上部、所述间隔物层的所述上部和所述成对的牺牲间隔物的所述上部之后，所述保护图案的上表面、所述间隔物层的上表面和所述成对的牺牲间隔物的上表面共平面。

3.根据权利要求1所述的方法，其中形成所述成对的牺牲间隔物包括：

在所述层上形成参考图案；

形成牺牲间隔物层，所述牺牲间隔物层在所述参考图案的两个侧壁上共形地延伸并在所述层上延伸；

蚀刻所述牺牲间隔物层以分别在所述参考图案的所述两个侧壁上形成所述成对的牺牲间隔物；以及

去除所述参考图案。

4.根据权利要求3所述的方法，其中所述参考图案包括含碳膜。

5.根据权利要求3所述的方法，其中所述参考图案具有第一厚度，并且

其中，在去除所述保护图案的所述上部、所述间隔物层的所述上部和所述成对的牺牲间隔物的所述上部之后，所述间隔物层具有比所述第一厚度薄的第二厚度。

6.根据权利要求3所述的方法，其中所述参考图案和所述保护图案包括相同的材料。

7.根据权利要求1所述的方法，其中所述多个间隔物包括多个第一间隔物和多个第二间隔物，所述多个第一间隔物中的一个具有与所述多个第二间隔物中的一个的第二厚度不同的第一厚度，并且

其中所述多个第二间隔物的底表面比所述多个第一间隔物的底表面更靠近所述衬底。