[发明专利]一种MOS晶体管栅极小信号电容测试方法及系统

说明书

本发明公开了一种MOS晶体管栅极小信号电容测试方法及系统，该方法包括：步骤S1，于MOS晶体管的栅极施加扫描电压Vg；步骤S2，确定MOS晶体管的测试频率；步骤S3，于MOS晶体管的栅极施加设定频率的小信号交流电；步骤S4，测量MOS晶体管的栅极小信号电容Cgg；步骤S5，按设定步长增加扫描电压Vg并测量MOS晶体管的栅极小信号电容Cgg；步骤S6，判断扫描电压Vg是否到达预设电压值，于到达预设电压值时，进入S7；步骤S7，判断栅极小信号电容Cgg与Vg关系曲线是否与正常模型相符，以确定是否返回S2进行重新测量，若相符则结束测量，否则进入步骤S8，将测试频率降低一个数量级返回S2重新进行测量。

技术领域

本发明涉及MOS晶体管测试技术领域，特别是涉及一种MOS晶体管栅极小信号电容测试方法及系统。

背景技术

Cgg是MOS器件的栅极小信号电容，它的测试方法一般为：栅极加一个扫描电压Vg，Vg从-Vdd扫到Vdd，在Vg扫描的时候对Vg加一个小信号交流电，这时候测试栅极的小信号电容。

目前，MOS晶体管的Cgg测试一般使用频率为10⁵Hz的交流电，它的栅压Vg一般从-Vdd扫到Vdd，这样能够得到积累区(Vg0)、耗尽区/弱反型区/中反型区(0VgV_T)、强反型区(VgV_T)的栅极小信号电容随电压变化的曲线，如图1所示。

如图2所示，为一个工作电压Vdd为5V的PMOS器件，1、3、4为有源区，1为源区，3为漏区，4为衬底，2为多晶硅栅，其SPICE测试结构是W/L＝40μm/40μm，Multi＝4(代表相同4颗器件并联)。按现有方法对其进行测量，可得到其栅极小信号电容Cgg曲线，如图3所示，为一5VPMOS器件的Cgg曲线，测试频率为100K，实线是模型，实心点是WAT测试数据，如图4所示为一NMOS器件的Cgg曲线，其测试频率也为100K，实线是模型，实心点是WAT测试数据，可见，对于该5V的PMOS器件，其得到的反型区的栅极小信号电容Cgg曲线异常，无法得到准确的栅极小信号电容Cgg。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种MOS晶体管栅极小信号电容测试方法及系统，以实现特殊MOS器件的栅极小信号电容Cgg准确测试的目的。

为达上述及其它目的，本发明提出一种MOS晶体管栅极小信号电容测试方法，包括如下步骤：

步骤S1，于MOS晶体管的栅极施加扫描电压Vg；

步骤S2，确定该MOS晶体管的测试频率；

步骤S3，于该MOS晶体管的栅极施加设定频率的小信号交流电；

步骤S4，测量该MOS晶体管的栅极小信号电容Cgg；

步骤S5，按设定步长增加扫描电压Vg并测量MOS晶体管的栅极小信号电容Cgg；

步骤S6，判断扫描电压Vg是否到达预设电压值，于到达预设电压值时，进入步骤S7；

步骤S7，判断栅极小信号电容Cgg是否与正常模型相符，以确定是否返回步骤S2进行重新测量

优选地，于步骤S7中，若所述栅极小信号电容Cgg与Vg关系曲线与正常模型相符，则结束测量，若否，则降低测试频率，然后返回S2重新测量。

优选地，于步骤S6中，若所述扫描电压Vg未到达预设电压值，则返回步骤S3，直到Vg到达预设电压值。

优选地，于步骤S3中，对于所有MOS晶体管，于其栅极施加的小信号交流电初始测试频率为AkHz，其中A为大于或等于0.1的值。

优选地，于步骤S3中，对于因各种工艺条件或版图导致沟道电阻较大的MOS晶体管，于其栅极施加(A/10)KHz的小信号交流电。