[发明专利]一种LOD应力效应SPICE建模的方法有效
| 申请号： | 201811458514.6 | 申请日： | 2018-11-30 |
| 公开（公告）号： | CN109376483B | 公开（公告）日： | 2023-04-28 |
| 发明（设计）人： | 顾经纶 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | G06F30/367 | 分类号： | G06F30/367 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 lod 应力 效应 spice 建模 方法 | ||
1.一种LOD应力效应SPICE建模的方法，其特征在于，包括：根据建模MOS器件的SA和/或SB值，确定取平值k，把目标MOS器件的饱和源漏电流做平；
其中，所述建模MOS器件的最大值大于所述取平值k，所述最大值为所有所述建模MOS器件中的SA和/或SB中的最大值；
所述目标MOS器件为所述建模MOS器件的子集，所述目标MOS器件的SA和/或SB值小于所述取平值k；
所述建模MOS器件为使用LOD应力效应SPICE建模方法的MOS器件；所述建模MOS器件的数量有若干个，所述目标MOS器件至少有一个；
所述取平值k满足 Mmax ＜ k ≤ Smin；其中，Mmax为所述目标MOS器件的SA和/或SB值的最大值；Smin为补集MOS器件的SA和/或SB值的最小值，所述补集MOS器件为所述建模MOS器件中除所述目标MOS器件外的其余的MOS器件。
2.根据权利要求1所述的LOD应力效应SPICE建模的方法，其特征在于，还包括将所述建模MOS器件按照各自SA和/或SB的值从小到大排序后，确定取平值k。
3.根据权利要求2所述的LOD应力效应SPICE建模的方法，其特征在于，所述目标MOS器件的数量占所述建模MOS器件总数量的10%-30%。
4.根据权利要求2所述的LOD应力效应SPICE建模的方法，其特征在于，所述目标MOS器件的数量占所述建模MOS器件总数量的20%。
5.根据权利要求1-4任一项所述的LOD应力效应SPICE建模的方法，其特征在于，所述LOD应力效应SPICE建模的方法适用于BSIM4模型进行LOD应力效应建模的技术节点。
6.根据权利要求5所述的LOD应力效应SPICE建模的方法，其特征在于，所述技术节点包括关键尺寸为28nm、40nm、55nm或大于55nm的技术节点。
7.根据权利要求6所述的LOD应力效应SPICE建模的方法，其特征在于，所述LOD应力效应SPICE建模的方法还包括子电路模型，所述子电路模型改变目标MOS器件表示SA，SB的参数值，使得所述目标MOS器件表示SA，SB的参数值取为取平值k。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811458514.6/1.html，转载请声明来源钻瓜专利网。
