[发明专利]序列的循环移位装置及方法、存储介质

说明书

一种序列的循环移位装置及方法、存储介质，装置包括：第一组循环移位寄存器，包括多个第一循环移位器；第二组循环移位寄存器，包括多个第二循环移位器，第k个第一循环移位器的各个输出端依次连接至各个第二循环移位器的第k个输入端，k为正整数；顺序重排模块，适于接收各个第二循环移位器的输出端的输出数据，对输出数据的次序进行重排，得到输出序列；对长度为x的序列移位v时，c个第一循环移位器接收序列拆分得到的子序列并移位，移位的位数是根据x、v和c确定的，c是外部输入的，子序列的长度d个第二循环移位器移位的位数是根据x、v和c确定的，v、x、c、d为正整数，x≤c·d。本发明的方案可以降低移位复杂度。

技术领域

本发明涉及数字电路技术领域，具体地涉及一种序列的循环移位装置及方法、存储介质。

背景技术

当前，主流的序列循环移位运算的实现方法包括准循环低密度校验码移位网络(QuasiCyclicLDPCshiftnetwork，简称QSN)网络、Banyan网络、Benes网络。当循环序列长度较小时，三种网络都可以很好的实现。但是，由于三种循环移位网络的实现复杂度与输入位宽的平方成正比，当输入序列长度较大时，网络的实现复杂度变得不可接受。而在实际的数字信号算法中，处理大尺度的序列循环移位操作非常常见，因而难以直接采用以上三种网络实现序列长度很长的循环移位运算。

然而，在实际的数字信号处理算法中，往往需要对各种不同长度的序列进行循环移位操作。因而，设计可配置、多尺度兼容的循环移位网络是亟待解决的关键问题之一。

发明内容

本发明解决的技术问题是如何支持较长序列的移位运算的同时，还能够降低循环移位装置复杂度。

为解决上述技术问题，本发明实施例提供一种序列的循环移位装置，包括：第一组循环移位寄存器，包括多个第一循环移位器；第二组循环移位寄存器，包括多个第二循环移位器，第k个第一循环移位器的各个输出端依次连接至各个第二循环移位器的第k个输入端，k为正整数；顺序重排模块，适于接收所述第二组循环移位寄存器中各个第二循环移位器的输出端的输出数据，对各个输出端的输出数据的次序进行重排，以得到输出序列；其中，对长度为x的序列移位v时，对于所述第一组循环移位寄存器中的c个第一循环移位器，各个第一循环移位器分别接收所述序列拆分得到的子序列，并进行移位，移位的位数是根据x、v和c确定的，c是外部输入的，所述子序列的长度为d，对于所述第二组循环移位寄存器中的d个第二循环移位器，每个第二循环移位器移位的位数是根据x、v和c确定的，其中，v、x、c、d均为正整数，x≤c·d，表示上取整。

可选的，每一第二循环移位器包括j个输出端，所述顺序重排模块的各个输入端依次获取每一第二循环移位器的输出端的输出数据，且所述顺序重排模块的各个输出端划分为j个组，其中第i个组依次输出每一第二循环移位器的第i个输出端的输出比特，j为正整数，i为从1到j的正整数。

可选的，所述循环移位装置还包括：第一控制模块，适于控制所述第一组循环移位寄存器中的c个第一循环移位器各自移位m位，并控制所述第二组循环移位寄存器中的第i个第二循环移位器移位s_i位，其中，m＝(v+f)mod d，m、f、s_i为非负整数，f为当cx/d时，在第c个子序列的末尾补充的预设元素的数量，f＝c·d-x。

可选的，所述循环移位装置还包括：第二控制模块，适于控制所述第一组循环移位寄存器中的第i个第一循环移位器移位s_i位，并控制所述第二组循环移位寄存器中的d个第二循环移位器各自移位m位；其中，m＝(v+f)mod d，s_i、f、m为非负整数，f为当cx/d时，在第c个子序列的末尾补充的预设元素的数量，f＝c·d-x。

可选的，所述第一组循环移位寄存器中的多个第一循环移位器选自：QSN网络模块、Banyan网络模块、Benes网络模块。