[发明专利]半导体器件及其形成方法、切割方法

说明书

一种半导体器件及其形成方法、切割方法，半导体器件包括：器件晶圆，所述器件晶圆包括相对的第一面和第二面，所述器件晶圆包括多个第一器件区和位于相邻第一器件区之间的第一划片槽区；承载晶圆，所述承载晶圆包括多个第二器件区和位于相邻第二器件区之间的第二划片槽区，所述承载晶圆包括第三面，所述承载晶圆第三面与器件晶圆第二面键合，相互键合的器件晶圆和承载晶圆，所述第二划片槽区投影在第一面表面的图形位于第一划片槽区内，并且所述第二器件区投影在第一面表面的图形位于第一器件区内；位于器件晶圆第一划片槽区内的第一隔离结构；位于承载晶圆第二划片槽区内的第二隔离结构。所述半导体器件的性能得到提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法、切割方法。

背景技术

在集成电路制造过程中，多个芯片集成于同一片晶圆(wafer)上，晶圆一般为硅衬底晶圆片，芯片和芯片之间形成有划片槽，在晶圆制作完成后，通过对划片槽进行划片将芯片分离。

但是随着芯片集成度提高，单位面积的芯片产出越来越高，因而促使芯片间的划片槽朝着越来越窄的方向发展，然而划片槽的宽度缩小，切割过程中的应力会对晶圆内的器件产生影响，所以划片槽不能进一步缩窄，这就制约了芯片的集成度的提高。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法、切割方法，以减小应力，提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件，包括：器件晶圆，所述器件晶圆包括相对的第一面和第二面，所述器件晶圆包括多个第一器件区和位于相邻第一器件区之间的第一划片槽区；承载晶圆，所述承载晶圆包括多个第二器件区和位于相邻第二器件区之间的第二划片槽区，所述承载晶圆包括第三面，所述承载晶圆第三面与器件晶圆第二面键合，相互键合的器件晶圆和承载晶圆，所述第二划片槽区投影在第一面表面的图形位于第一划片槽区内，并且所述第二器件区投影在第一面表面的图形位于第一器件区内；位于器件晶圆第一划片槽区内的第一隔离结构；位于承载晶圆第二划片槽区内的第二隔离结构。

可选的，所述器件晶圆和承载晶圆具有基底，所述第一隔离结构位于器件晶圆基底内，所述第二隔离结构位于承载晶圆基底内。

可选的，所述第一隔离结构的材料与器件晶圆的基底材料不同。

可选的，所述第一隔离结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

可选的，所述第二隔离结构的材料与承载晶圆的基底材料不同。

可选的，所述第二隔离结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

可选的，所述多个第一器件区沿第一方向排列，在第一方向上，所述第一隔离结构的宽度为10um～30um。

可选的，所述第一划片槽区包括：第一中心区和位于第一中心区两侧的第一边缘区，所述第一中心区与第一边缘区邻接；位于第一边缘区的第一隔离结构，且所述第一隔离结构延伸至第一中心区内。

可选的，所述第一隔离结构包括一个第一隔离层或者多个分立的第一隔离层。

可选的，所述第一隔离层到相邻第一器件区的最小距离的范围为5um～10um。

可选的，所述多个第二器件区沿第二方向排列，在第二方向上，所述第二隔离结构的宽度为10um～30um。

可选的，所述第二划片槽区包括：第二中心区和位于第二中心区两侧的第二边缘区，所述第二中心区和第二边缘区邻接；位于第二边缘区的第二隔离结构，且所述第二隔离结构延伸至第二中心区内。

可选的，所述第二隔离结构包括一个或多个分立的第二隔离层。