[发明专利]一种半导体器件及其形成方法

说明书

本发明实施例公开了一种半导体器件及形成方法，该半导体器件包括：半导体结构，半导体结构包括至少两个相邻的第一区域以及位于相邻第一区域之间的第二区域；位于第二区域的沟槽；位于沟槽内的隔离结构，隔离结构包括：位于沟槽表面的绝缘层以及位于绝缘层背离沟槽一侧的信号阻挡层，信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；从而利用金属层对半导体结构中相邻第一区域中间深度较浅的区域进行信号隔离，提高相邻第一区域中间深度较浅的区域的信号隔离效果，进而缓解半导体器件中不同区域的信号串扰现象，并利用第一氧化物层对相邻第一区域中间深度较深区域进行信号隔离，解决现有工艺无法实现深度较深区域的金属沉积的问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

在现今的半导体器件领域，数以千万的半导体元件可形成在单一晶片中。每一晶片上的各元件之间必须彼此电性绝缘，以不影响其它的元件。沟槽隔离是一较佳的电性隔离技术，广泛的应用于不同区域的隔离，如存储器件中的边缘区域与细胞区域的隔离以及图像传感器中不同光电二极管之间的隔离，以避免不同区域之间产生信号串扰(如光信号串扰和/或光生电荷串扰和/或光谱串扰等)现象，影响半导体器件的性能。

但是，现有半导体器件中仍然存在不同区域的信号串扰现象，且随着半导体器件中各组成元件的尺寸越来越小，不同区域的信号串扰现象越发严重。

发明内容

为解决上述技术问题，本发明实施例提供了一种半导体器件，以缓解半导体器件中不同区域之间的信号串扰现象。

为解决上述问题，本发明实施例提供了如下技术方案：

一种半导体器件，包括：

半导体结构，所述半导体结构包括至少两个相邻的第一区域以及位于相邻所述第一区域之间的第二区域；

位于所述第二区域的沟槽；

位于所述沟槽内的隔离结构，所述隔离结构包括：位于所述沟槽表面的绝缘层以及位于所述绝缘层背离所述沟槽一侧的信号阻挡层，所述信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；

其中，所述第一方向平行于所述沟槽的深度延伸方向。

可选的，所述信号阻挡层沿第二方向的厚度取值范围为1000埃-5000埃，包括端点值，其中，所述第二方向垂直于所述沟槽的侧壁。

可选的，所述沟槽的深度大于1μm。

可选的，所述金属层沿所述第一方向的长度大于零且不大于0.6μm。

可选的，所述金属层的材料为钨。

可选的，所述金属层的电位小于零。

可选的，所述绝缘层包括位于所述沟槽表面的第二氧化物层以及位于所述第二氧化物层背离所述沟槽一侧的高k介质层。

可选的，所述第一氧化物层的形成工艺为原子层沉积工艺或高深宽比沉积工艺或炉管沉积工艺。

一种半导体器件的形成方法，包括：

制备半导体结构，所述半导体结构包括至少两个相邻的第一区域以及位于相邻所述第一区域之间的第二区域；

在所述第二区域形成沟槽；

在所述沟槽内形成隔离结构，所述隔离结构包括：位于所述沟槽表面的绝缘层以及位于所述绝缘层背离所述沟槽一侧的信号阻挡层，所述信号阻挡层包括沿第一方向层叠的第一氧化物层和金属层；

其中，所述第一方向平行于所述沟槽的深度延伸方向。