[发明专利]一种线性调频连续波雷达信号处理器

说明书

本发明属于雷达信号处理技术领域，具体地涉及一种线性调频连续波雷达信号处理器，包括信号处理模块、SRAM存储器、网络控制芯片、运算放大器、FLASH存储器；所述SRAM存储器、网络控制芯片、FLASH存储器均与信号处理模块双向通信连接；所述运算放大器的输入端与射频前端的输出端通信连接，运算放大器的输出端与信号处理模块通信连接，所述网络控制芯片的输出端与上位机双向通信连接；所述信号处理模块具有并行模式或串行模式的工作方式。本发明具有成本低、体积小的优点，且能根据不同的处理任务灵活配置，提高了处理器的处理效率。

技术领域

本发明属于雷达信号处理技术领域，具体地讲涉及一种线性调频连续波雷达信号处理器。

背景技术

雷达信号处理为雷达系统的核心部分，它的主要功能为整机提供时序，控制射频前端发射所需波形，对雷达回波信号进行采样，输出处理结果给上位机。目前大部分的信号处理硬件均采用DSP+FPGA的模式，并且多目标大容量的雷达信号处理采用两片高端DSP。这种架构的信号处理体积大，所需的控制线较多，不适合小型化生产。

同时目前的信号处理硬件也主要存在以下缺陷：一是硬件架构较冗余，原有的信号处理平由两片高端DSP和一片FPGA组成，高端DSP用于信号处理，但外设接口较少，直接控制时序非常复杂，则在原有平台中选用FPGA控制雷达射频前端、采集数据和时序控制。但一般FPGA不会内置AD，FPGA采样则需要外置一片AD。所以原有的信号处理系统有一片AD、一片FPGA和两片DSP，较本信号处理只有一片双核的DSP复杂很多；二是成本较高，原有的信号处理平台由于既有DSP又有FPGA，开发两种平台所需的人力和物力都较大，并且需要增加 DSP与FPGA相应的接口进行对接，以及需要增加两者的通讯时序和握手信号，开发周期较繁琐、较长，故硬件成本和软件开发成本均很高，这样不利于项目进展。

发明内容

根据现有技术中存在的问题，本发明提供了一种线性调频连续波雷达信号处理器，其具有成本低、体积小的优点，且能根据不同的处理任务灵活配置，提高了处理器的处理效率。

本发明采用以下技术方案：

一种线性调频连续波雷达信号处理器，包括信号处理模块、SRAM存储器、网络控制芯片、运算放大器、FLASH存储器；所述SRAM存储器、网络控制芯片、FLASH存储器均与信号处理模块双向通信连接；所述运算放大器的输入端与射频前端的输出端通信连接，运算放大器的输出端与信号处理模块通信连接，所述网络控制芯片的输出端与上位机双向通信连接。

优选的，所述信号处理模块采用双核处理器，其包括通过进程间通信双向连接的核心Ⅰ和核心Ⅱ，且核心Ⅰ搭设有协处理器Ⅰ，核心Ⅱ搭设有协处理器Ⅱ；所述信号处理模块还包括片内RAM和AD转换单元；所述片内RAM包括内存Ⅰ、内存Ⅱ和内存Ⅲ；所述核心Ⅰ分别与内存Ⅰ、内存Ⅱ、内存Ⅲ、网络控制芯片和FLASH存储器双向通信连接，核心Ⅱ分别与内存Ⅰ、内存Ⅱ、内存Ⅲ、网络控制芯片和FLASH存储器双向通信连接；所述AD转换单元的输入端与运算放大器的输出端通信连接，AD转换单元的输出端与SRAM存储器通信连接；所述内存Ⅰ、内存Ⅱ和内存Ⅲ均与SRAM存储器双向通信连接。

进一步优选的，所述SRAM存储器包括外存Ⅰ、外存Ⅱ；所述AD转换单元的输出端分别与外存Ⅰ和外存Ⅱ的输入端通信连接；所述外存Ⅰ分别与内存Ⅰ、内存Ⅱ和内存Ⅲ双向通信连接，外存Ⅱ分别与内存Ⅰ、内存Ⅱ和内存Ⅲ双向通信连接。

更进一步优选的，所述SRAM存储器连接信号处理模块的片选接口CS3，网络控制芯片连接信号处理模块的片选接口CS0，FLASH存储器连接信号处理模块的片选接口CS2。

更进一步优选的，所述信号处理模块根据待处理任务的繁重程度和处理需要，选择并行模式或串行模式的工作方式。