[发明专利]半导体存储器元件及其制作方法有效
| 申请号: | 201811451705.X | 申请日: | 2018-11-30 |
| 公开(公告)号: | CN111261773B | 公开(公告)日: | 2023-05-12 |
| 发明(设计)人: | 王慧琳;许家彰;翁宸毅;林宏展;张境尹;王裕平 | 申请(专利权)人: | 联华电子股份有限公司 |
| 主分类号: | H10N50/01 | 分类号: | H10N50/01;H10N50/10;H10B61/00;G03F9/00 |
| 代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
| 地址: | 中国台*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 存储器 元件 及其 制作方法 | ||
1.一种形成半导体存储器元件的方法,包含:
提供基底,其上具有存储单元区域和对准标记区域;
在所述基底上形成介电层,所述介电层覆盖所述存储单元区域和所述对准标记区域;
在所述存储单元区域内的所述介电层中形成多个导电通孔;
在所述对准标记区域的所述介电层中形成对准标记沟槽;
在所述存储单元区域和所述对准标记区域上形成底电极金属层,其中所述底电极金属层共形的覆盖所述对准标记沟槽的侧壁和底面;以及
研磨所述底电极金属层,
其中研磨所述底电极金属层之后,该方法另包含:
在所述底电极金属层上沉积磁性隧穿接面层;
在所述磁性隧穿接面层上沉积上电极金属层;
在所述上电极金属层上沉积硬掩模层,其中所述硬掩模层于所述对准标记沟槽上方具有凹陷上表面,用于形成对准标记图案;以及
对所述磁性隧穿接面层、所述上电极金属层和所述硬掩模层进行光刻制作工艺和蚀刻制作工艺,将所述磁性隧穿接面层、所述上电极金属层和所述硬掩模层图案化成多个柱状存储结构。
2.如权利要求1所述的方法,其中所述底电极金属层直接接触所述多个导电通孔。
3.如权利要求1所述的方法,其中所述对准标记沟槽不会被所述底电极金属层填满。
4.如权利要求1所述的方法,其中于所述对准标记区域的所述介电层中形成所述对准标记沟槽包含:
在所述介电层形成光致抗蚀剂图案,其中所述光致抗蚀剂图案覆盖所述存储单元区域,且所述光致抗蚀剂图案显露出所述对准标记区域;
蚀刻所述对准标记区域内的所述介电层,形成所述对准标记沟槽;以及
去除所述光致抗蚀剂图案。
5.如权利要求4所述的方法,其中去除所述光致抗蚀剂图案时,于各个所述多个导电通孔上形成金属氧化层。
6.如权利要求5所述的方法,其中另包含:
从各个所述多个导电通孔上,将所述金属氧化层去除,其中在去除所述金属氧化层之后,在各个所述多个导电通孔上形成凹陷结构。
7.如权利要求1所述的方法,其中研磨所述底电极金属层之后,剩余的所述底电极金属层的厚度介于30至150埃之间。
8.如权利要求1所述的方法,其中所述底电极金属层包含钛、氮化钛、钽、氮化钽或其组合。
9.如权利要求1所述的方法,其中所述对准标记沟槽具有沟槽深度,介于400至2000埃之间。
10.一种半导体存储器元件,其特征在于,包含:
基底,其上具有存储单元区域和对准标记区域;
介电层,设置于所述基底上,所述介电层覆盖所述存储单元区域和所述对准标记区域;
多个导电通孔,设置于所述存储单元区域内的所述介电层中;
对准标记沟槽,设置于所述对准标记区域的所述介电层中;
多个存储结构,分别设置于所述多个导电通孔上,其中各个所述多个存储结构包含从底电极金属层定义而来的底电极、从磁性隧穿接面层定义而来的磁性隧穿接面结构,以及从上电极金属层定义而来的上电极;以及
残余金属堆叠,位于所述对准标记沟槽中,其中所述残余金属堆叠包含所述底电极金属层的剩余部分以及所述磁性隧穿接面层的剩余部分。
11.如权利要求10所述的半导体存储器元件,其中所述底电极直接接触各个所述多个导电通孔。
12.如权利要求10所述的半导体存储器元件,其中所述对准标记沟槽不会被所述残余金属堆叠填满。
13.如权利要求10所述的半导体存储器元件,其中所述底电极金属层包含钛、氮化钛、钽、氮化钽或其组合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811451705.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种液态乳货架期的预测方法和预测系统
- 下一篇:一种通信方法和装置





