[发明专利]阵列基板、显示面板及阵列基板制作方法在审
申请号: | 201811445306.2 | 申请日: | 2018-11-29 |
公开(公告)号: | CN109491160A | 公开(公告)日: | 2019-03-19 |
发明(设计)人: | 胡云钦 | 申请(专利权)人: | 惠科股份有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362 |
代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 李文渊 |
地址: | 518101 广东省深圳市宝安区石岩街道水田村民*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 走线 钝化层 阵列基板 第二导电层 第一导电层 第一电极 第一基板 目标区域 显示面板 覆盖 板间电容 第二电极 第二基板 驱动电路 依次设置 走线连接 液晶层 闸机 制作 投影 申请 | ||
本申请涉及一种阵列基板、显示面板及阵列基板制作方法,其中,阵列基板包括:从下至少依次设置的第一基板、第一导电层、第一钝化层、第二导电层、第二钝化层、第一电极层、液晶层、第二电极层和第二基板,第一钝化层覆盖部分第一基板;第二钝化层覆盖部分第一钝化层;第一电极层覆盖部分第一导电层、第一钝化层、第二导电层和第二钝化层;第一导电层包括多条第一走线,第二导电层包括多条与各第一走线对应的第二走线,其中,各第一走线通过对应的第一电极层的走线连接对应的第二走线;各第一走线上设置有目标区域,各第二走线在对应连接的第一走线上的投影位于对应的目标区域里面,降低闸机驱动电路的负载和平板间电容。
技术领域
本发明涉及显示技术领域,特别是涉及一种阵列基板、显示面板及阵列基板制作方法。
背景技术
GOA(gate on array,闸极驱动电路基板)在面板设计上是一项重要技术,主要优点是可以免去闸极驱动集成电路,降低产品成本,驱动器生成时钟讯号发送至闸机驱动电路,闸机驱动电路通过时钟讯号线提供时钟讯号给到各闸机驱动电路以进行行扫描。
由于时钟讯号线负责提供讯号给闸机驱动电路,当然不希望讯号经过这些走线造成讯号衰减,一般PSA(Polymer Sustained Alignment,聚合高分子辅助取向)模式和VA(Vertical Alignment,垂直对准)两种模式下,时钟讯号线的讯号电阻和讯号电容均落在主动开关的其中一端或两端,如何解决闸机驱动电路负载过大问题,成为重要课题。
发明内容
为了解决闸极驱动电路负载过大的问题,本发明的目的在于,提供一种阵列基板、显示面板及阵列基板制作方法。
一方面,本发明实施例提供了一种阵列基板,包括:
第一基板;形成于第一基板上的第一导电层;形成于第一导电层上的第一钝化层,且第一钝化层覆盖部分第一基板;形成于第一钝化层上的第二导电层;形成于第二导电层上的第二钝化层,且第二钝化层覆盖部分第一钝化层;形成与第二钝化层上的第一电极层,第一电极层覆盖部分第一导电层、第一钝化层、第二导电层和第二钝化层;形成于第一电极层上的液晶层;形成于液晶层上的第二电极层;形成于第二电极层上的第二基板;
第一导电层包括多条第一走线,第二导电层包括多条与各第一走线对应的第二走线,其中,各第一走线通过对应的第一电极层的走线连接对应的第二走线;
各第一走线上设置有目标区域,各第二走线在对应连接的第一走线上的投影位于对应的目标区域里面,目标区域是用于降低第一走线与第二电极层之间电容的区域,目标区域是用于降低第一走线与第二电极层之间电容的区域。
在其中一个实施例中,第一钝化层在目标区域覆盖部分第一基板。
在其中一个实施例中,目标区域填充有非导电材料。
在其中一个实施例中,第一导电层上形成有第一类导电桥接洞,第一电极层覆盖于第一导电层上。
在其中一个实施例中,第二导电层上也形成有第二类导电桥接洞,第一电极层覆盖于第二导电层上。
在其中一个实施例中,第一类导电桥接洞至少为两个。
在其中一个实施例中,第二类导电桥接洞至少为两个。
在其中一个实施例中,液晶层具有一介质系数,介质系数包括平行向量的介电系数与垂直向量的介电系数。
一种显示面板,包括彩色滤光片基板、驱动器和上述阵列基板。
一种阵列基板制作方法,包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司,未经惠科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811445306.2/2.html,转载请声明来源钻瓜专利网。