[发明专利]用于降低ECC存储器的软错误率的方法和装置

说明书

本发明涉及用于降低ECC存储器的软错误率的方法和装置。提供了一种用于降低ECC存储器的软错误率的方法，该方法包括：获取ECC存储器的软错误率的函数关系；根据函数关系确定ECC存储器的软错误率的初始值；判断ECC存储器的软错误率的初始值是否大于预设目标软错误率；当ECC存储器的软错误率的初始值大于预设目标软错误率时，对ECC存储器的外围电路进行加固，以使得加固后的ECC存储器的软错误率小于或等于预设目标软错误率。上述方法可指导ECC存储器的外围电路抗软错误优化设计，将外围电路加固设计程度定量化，实现既降低总体软错误率又不过度加固的目的，保证ECC存储器的软错误率达到实际工程要求。

技术领域

本发明涉及电子器件可靠性领域，更具体地涉及用于降低ECC存储器的软错误率的方法和装置。

背景技术

存储器在使用的过程中会发生软错误，产生软错误的原因包括辐射粒子(α粒子、中子、质子、重离子等)、随机噪声、信号完整性问题、制造或设计缺陷、临界单元等。发生软错误时，会导致存储器的储存数据发生变化，影响输出数据的正确性，进而对系统工作造成影响。

ECC(error correcting code)即纠错码，是指在原来的存储器数据位的基础上增加一些校验位，用于检测和纠正软错误。最常用的ECC代码之一是汉明码，可实现纠正一位错误、检测两位错误即“纠一检二”的功能。ECC电路经常和交错结构、刷新配合使用，用于消除存储器中的软错误。

目前，已经有一些对于ECC存储器的失效概率与存储位发生软错误的概率、存储架构、刷新频率和外围电路敏感性之间的关系的研究，而缺少有效针对ECC存储器的外围电路抗软错误优化设计方法，导致ECC存储器工程应用时面临较大的失效风险，使得外围电路是否加固及加固程度没有合理的科学依据。

发明内容

基于此，有必要针对目前外围电路是否加固及加固程度没有合理科学依据的问题，提供一种用于降低ECC存储器的软错误率的方法。

根据本发明的一个方面，提供了一种用于降低ECC存储器的软错误率的方法，该方法包括：获取ECC存储器的软错误率的函数关系，ECC存储器的软错误率为ECC存储器的存储区的软错误率与ECC存储器的外围电路的软错误率之和；根据函数关系确定ECC存储器的软错误率的初始值；判断ECC存储器的软错误率的初始值是否大于预设目标软错误率；当ECC存储器的软错误率的初始值大于预设目标软错误率时，对ECC存储器的外围电路进行加固，以使得加固后的ECC存储器的软错误率小于或等于预设目标软错误率。

在其中一个实施例中，获取ECC存储器的软错误率的函数关系，包括：获取通过数学推导得到的ECC存储器的软错误率的函数关系。

在其中一个实施例中，ECC存储器的外围电路包括EDAC电路模块。

在其中一个实施例中，EDAC电路模块采用具有纠一检二功能的汉明码作为ECC码，获得的ECC存储器的软错误率的函数关系为：

或

其中，R_system为ECC存储器的软错误率，N_EDAC为外围电路的等效敏感存储位数量，R_bit为每个敏感存储位的软错误率，T_scrub是ECC存储器的刷新周期，N_w是ECC存储器的存储区的字数，N_b指单个字内的位数，R_raw为ECC存储器在关闭ECC功能时的存储区原始软错误率。

在其中一个实施例中，每个敏感存储位的软错误率R_bit与ECC存储器在关闭ECC功能时的存储区原始软错误率R_raw相等。

在其中一个实施例中，外围电路的等效敏感存储位数量N_EDAC为：