[发明专利]用于集成电路的光干扰侦测方法及相应的集成电路

说明书

本发明公开了一种用于集成电路的光干扰侦测方法及相应的集成电路，方法包括：将包括一正反器和一二极管的电路置于所述集成电路中；所述二极管的受光面积大于所述集成电路中寄生二极管的受光面积；所述正反器的一输出端与所述二极管相连接；基于与所述二极管相连接的输出端在正反器重置后的状态，判断出光干扰侦测结果。本发明利用传统正反器与二极管组成而成进行光干扰侦测，具有简单实现的优点，可容易的整合于芯片内，由于二极管的受光面积大于寄生二极管，因此保证在一般电路受干扰改变逻辑之前，能够侦测到干扰发生，芯片可依本发明的侦测结果，来进行干扰发生后的必要处理。

技术领域

本发明涉及集成电路，特别是一种用于集成电路的光干扰侦测方法，一种集成电路，及包括所述集成电路的系统。

背景技术

集成电路具有体积小、功能集成度高且低功耗等优点，但是容易遭受恶意光干扰(如以强光照射)，使芯片内正反器的逻辑值产生改变，进而引发误动作。

光对芯片的干扰是利用光电效应(photoelectric effect)的原理，芯片受光照射的地方会产生光感应电流，当此种电流过大时，会引起芯片内的误动作。具体的，感光的面积愈大，感应的电流愈多。

参见图1所示，为CMOS反向器等效电路，其中DP1、DP2是寄生于PMOS MP源极(source)和汲极(drain)的二极管，DN1、DN2是寄生于NMOS MN源极和汲极的二极管。DP1和DN1两极是短路状态，所以其阻抗的大小对CMOS反向器的Z点输出没有影响。DP2正常工作不受光时二极管处于反向偏压状态，其等效是一个大阻抗，不会影响Z点输出。当A＝1时，MP为不导通状态，Z输出0；但是如果DP2受光其等效阻抗将变小，Z点电位会被DP2拉升，如果光够强到使DP2阻抗够小，Z点的输出逻辑值也会由0变成1。

同理，如果光够强到使DN2阻抗够小，Z点的输出逻辑值也会由1变成0。

一般来说，为了避免影响主电路的运行速度，寄生的二极管被设计成愈小愈好，因此其可受光面积也很小，甚至会被金属线遮蔽，所以要以光干扰逻辑电路，所需光的强度要很高。

上述只是列举一个包括寄生二极管的电路，在实际的集成电路中，不只是反向器有寄生二极管的情况，其它逻辑门电路也都有类似的情况。

发明内容

本发明的主要目的在于克服现有技术中的上述缺陷，提出一种用于集成电路的光干扰侦测方法及相应的集成电路，能够实现对光干扰的侦测，简单易实现。

本发明采用如下技术方案：

根据本发明的一方面，提供一种用于集成电路的光干扰侦测方法，将包括一正反器和一二极管的电路置于所述集成电路中；所述二极管的受光面积大于所述集成电路中寄生二极管的受光面积；所述正反器的一输出端与所述二极管相连接；基于与所述二极管相连接的输出端在正反器重置后的状态，判断出光干扰侦测结果。

根据本发明的一个实施方式，所述正反器包括第一逻辑NOR门和第二逻辑NOR门；所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；所述第一逻辑NOR门的输出端与所述二极管的阳极相连接，或者，所述第二逻辑NOR门的输出端与所述二极管的阴极相连接。

根据本发明的一个实施方式，所述正反器包括第一逻辑NOR门和第一逻辑NOT门；所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接；所述第一逻辑NOR门的输出端与所述二极管的阳极相连接，或者，所述第一逻辑NOT门的输出端与所述二极管的阴极相连接。

根据本发明的一个实施方式，所述正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；所述第一逻辑NAND门的输出端与所述二极管的阴极相连接，或者，所述第二逻辑NAND门的输出端与所述二极管的阳极相连接。