[发明专利]肖特基势垒晶体管及其制备方法

说明书

本发明提供了一种肖特基势垒晶体管及其制备方法。该肖特基势垒晶体管包括衬底以及位于衬底上的栅极结构，肖特基势垒晶体管还包括：沟道区，位于与栅极结构对应的衬底表面上，沟道区包括第一金属硅化物层；源漏区，包括位于沟道区两侧的第二金属硅化物层和第三金属硅化物层，第二金属硅化物层位于衬底中，第三金属硅化物层位于与第二金属硅化物层对应的衬底表面，且第二金属硅化物层的功函数小于第三金属硅化物层的功函数。该肖特基势垒晶体管具有高迁移率沟道，从而能够提升器件开态电流，且还能够减小晶体管的关态电流，从而提升了器件的电流开关比。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种肖特基势垒晶体管及其制备方法。

背景技术

随着器件栅长缩小到纳米尺度，肖特基源漏由于其所具有的一系列优点，如原子级突变结、低源漏串联电阻和接触电阻、低源漏工艺适宜集成高K金属栅等，成为掺杂源漏晶体管最有潜力的替代者。

然而，传统肖特基势垒器件由于开态时源/沟道的肖特基势垒高度较高，关态时漏/沟道的肖特基势垒高度较低，存在电流开关比低的问题。

发明内容

本发明的主要目的在于提供一种肖特基势垒晶体管及其制备方法，以解决现有技术中肖特基势垒器件的电流开关比低的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种肖特基势垒晶体管，包括衬底以及位于衬底上的栅极结构，肖特基势垒晶体管还包括：沟道区，位于与栅极结构对应的衬底表面上，沟道区包括第一金属硅化物层；源漏区，包括位于沟道区两侧的第二金属硅化物层和第三金属硅化物层，第二金属硅化物层位于衬底中，第三金属硅化物层位于与第二金属硅化物层对应的衬底表面，且第二金属硅化物层的功函数小于第三金属硅化物层的功函数。

进一步地，肖特基势垒晶体管为PMOS晶体管，形成第一金属硅化物层的原料包括第一金属，优选第一金属硅化物层为SiGe；形成第二金属硅化物层的原料包括第二金属，第二金属的功函数为2.0～4.3eV，优选第二金属硅化物层选自HfSi_x、ZrSi_x、LaSi_x、TiSi_x、EuSi_x和GdSi_x中的任一种，其中，1≤x≤2；形成第三金属硅化物层的原料包括第一金属和第三金属，第三金属的功函数为4.3～5.65eV，优选第三金属硅化物层选自Al₂Si_xGe_y、Co₂Si_xGe_y、Ir₂Si_xGe_y、Ni₂Si_xGe_y、Pd₂Si_xGe_y、Pt₂Si_xGe_y和Ti₂Si_xGe_y中的任一种，其中，1≤x≤2，1≤y≤2。

进一步地，第一金属硅化物层与第三金属硅化物层的之间的势垒为0.5～1eV。

进一步地，沟道区还包括设置于第一金属硅化物层与栅极结构之间的帽层，优选形成帽层的材料为Si，优选帽层的厚度为2～5nm。

进一步地，衬底为SOI衬底，SOI衬底包括顺序层叠的硅衬底、埋氧层以及硅层，第一金属硅化物层设置在硅层的表面上，第二金属硅化物层设置在硅层中。