[发明专利]一种高频时钟扇出器

说明书

本发明公开一种高频时钟扇出器，属于时钟电路技术领域。所述高频时钟扇出器包括输入选择模块、放大模块、扇出模块和多个输出驱动模块。所述输入选择模块选择输入时钟通道；所述放大模块用于恢复放大差分时钟信号；所述扇出模块将一路差分时钟信号分配到多路时钟通道；所述多个输出驱动模块分别将多路时钟信号转变成LVPECL电平输出，提高时钟驱动带载能力。本发明的高频时钟扇出器具有多路选择输入、多路驱动输出功能，可以提高时钟选择和分配的灵活度，实现低噪声、高频时钟扇出，满足多通道高速高精度数据转换等系统对时钟性能的严格要求。

技术领域

本发明涉及时钟电路技术领域，特别涉及一种高频时钟扇出器。

背景技术

时钟扇出技术是一种将时钟信号多路分配缓冲输出的技术。时钟扇出器直接影响多通道数据收发、数据转换等系统的性能，广泛应用于信号处理、军用通讯、雷达、电子对抗等领域。

随着整机系统应用要求的不断提高，数据转换技术向着高速和高精度方向不断发展。时钟作为高速高精度数模转换器、模数转换器的关键因素，其性能直接决定了数据转换器的信噪比、动态范围等性能。

当转换时钟速度要求达到5GHz以上时，时钟周期小于200ps，典型工艺、电源电压和温度变化引起的近100ps时钟偏移，对转换器性能的影响将十分明显。尤其在多通道数据转换系统中，通道间的延迟偏差越大，系统有效精度越低，转换速度也受到限制。因此，在系统中设计高频低噪声时钟扇出器非常有必要。

发明内容

本发明的目的在于提供一种高频时钟扇出器，以解决现有的多路输出和高频高性能不能兼得的问题。

为解决上述技术问题，本发明提供一种高频时钟扇出器，包括：

输入选择模块，选择输入时钟通道；

放大模块，用于恢复放大差分时钟信号；

扇出模块，将一路差分时钟信号分配到多路时钟通道；

多个输出驱动模块，分别将多路时钟信号转变成LVPECL电平输出，提高时钟驱动带载能力。

可选的，所述高频时钟扇出器还包括带隙基准模块和偏置模块，所述带隙基准模块与输入选择模块、放大模块和扇出模块分别相连，所述偏置模块与所述带隙基准模块相连。

可选的，所述输入选择模块包括NPN型双极管N1～N10、PNP型双极管P1～P4、电阻R1～R12；其中，