[发明专利]半导体存储器件和制造其的方法

说明书

提供了一种半导体存储器件和制造其的方法。该半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。

技术领域

本发明构思涉及半导体存储器件和制造其的方法。

背景技术

由于其小尺寸、多功能性和/或低制造成本，半导体器件已在电子工业中广泛使用。随着半导体器件随电子工业的发展而日益集成，为了半导体器件的高度集成，半导体器件的图案的线宽正在减小。然而，因为可能需要新的曝光技术和/或昂贵的曝光系统来印刷这些精细图案，所以高度集成半导体器件可能并不容易。因此，近来已经对新的集成技术进行了各种研究。

发明内容

本发明构思的示例性实施方式提供了具有提高的可靠性的半导体存储器件，并且还提供了增加用于着落垫的工艺余量的制造半导体存储器件的方法。

根据本发明构思的一示例性实施方式，一种半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。

根据本发明构思的一示例性实施方式，一种半导体存储器件可以包括：位线，跨越半导体衬底；位线盖图案，在位线上；多个存储节点接触，与位线的一侧相邻，并沿位线布置成一排；多个绝缘围栏，与位线的所述一侧相邻，并在所述多个储存节点接触之间；以及气隙区，在位线与所述多个存储节点接触之间以及在位线与所述多个绝缘围栏之间。气隙区的顶端可以高于位线的顶表面。

根据本发明构思的一示例性实施方式，一种制造半导体存储器件的方法可以包括：在半导体衬底上形成位线和在位线上的位线盖图案；形成顺序地覆盖位线盖图案的侧壁和位线的侧壁的第一间隔物、牺牲间隔物和第二间隔物；部分地去除牺牲间隔物和第二间隔物的上部以暴露第一间隔物的侧壁；形成与第二间隔物相邻的存储节点接触；形成覆盖位线盖图案、第一间隔物、牺牲间隔物、第二间隔物和存储节点接触的导电层；蚀刻导电层以形成暴露牺牲间隔物的凹陷区并形成电连接到存储节点接触的着落垫；去除牺牲间隔物以形成气隙区；以及形成填充凹陷区并限定气隙区的顶端的掩埋电介质图案。

附图说明

本发明构思的示例性实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：

图1A是示出根据本发明构思的一示例性实施方式的半导体存储器件的俯视图；

图1B是图1A的局部剖视图；

图1C是示出图1B的区域P1的放大图；

图1D是示出图1B的区域P2的放大图；

图2A至11A是示出根据本发明构思的一示例性实施方式的制造半导体存储器件的方法的俯视图，该半导体存储器件的俯视图在图1A中示出；

图2B至11B分别是图2A至11A的剖视图；

图11C是沿图11A的线D-D'截取的剖视图；

图12是示出根据本发明构思的一示例性实施方式的半导体存储器件的剖视图；以及

图13是示出根据本发明构思的一示例性实施方式的半导体存储器件的剖视图。