[发明专利]一种DDR3控制系统

权利要求书

1.一种DDR3控制系统，包括DDR3控制器，所述控制器通过PHY模块连接至DDR3存储器，所述PHY模块输出串行化命令给所述DDR3存储器，所述DDR3存储器的操作命令包括ACTIVATE激活命令、READ读取命令、WRITE写入命令、NOP空操作命令、PRECHARGE预充电命令和REFRESH刷新命令，其特征在于，所述DDR3控制器包括命令仲裁模块、命令解析模块以及PHY接口模块，所述命令仲裁模块用于仲裁用户读写DDR3存储器的请求以及定时刷新DDR3的请求，并生成新的命令，所述命令解析模块接收所述命令仲裁模块输出的命令，所述命令解析模块计算出当前执行命令的种类以及对应时标并按时标方式组织形成执行命令，所述PHY接口将所述执行命令适配成PHY模块需要的命令形式；

所述按时标方式组织的执行命令指：以DDR3存储器接口时钟的1/4频率产生操作命令，一次产生4个命令，将READ/WRITE命令放置在4n的位置，

将ACTIVATE命令放置在4n+2的位置，将NOP命令放置在4n+1和4n+3的位置，REFRESH命令放置在ACTIVATE命令所在的位置，其中n为自然数。

2.根据权利要求1所述的DDR3控制系统，其特征在于，所述命令仲裁模块生成新的命令中包括4比特的指示信号，所述4比特的指示信号为ACT指示信号、PRE指示信号、REF指示信号以及R/W指示信号。

3.根据权利要求2所述的DDR3控制系统，其特征在于，ACT指示信号为1，表示当前读写命令含有ACTIVATE激活命令，否则，REF指示信号为1，表示当前命令为REFRESH刷新命令，否则当前命令为不含ACTIVATE激活命令的读写命令，PRE指示信号用于指示当前的读写命令是否需要带AUTO-PRECHARGE，R/W指示信号指示高读低写。

4.根据权利要求3所述的DDR3控制系统，其特征在于，所述指示信号产生的规则为：ACT指示信号：当前命令为REFRESH刷新命令或者当前读写命令带有AUTO-PRECHARGE时，下一个读写命令必须带有激活命令，即下一个读写命令中ACT指示信号置高；PRE指示信号：当前命令为刷新命令或者下一个读写命令非同一BANK存储的同一行或者后续没有读写命令，则PRE指示信号置高；REF指示信号：当前仲裁的是刷新命令请求时，则REF指示信号置高；R/W指示信号：直接使用当前命令的读写指示。

5.根据权利要求2所述的DDR3控制系统，其特征在于，所述命令仲裁模块生成新的命令中还包括ADDR_DATA、BANK、ROW和COL信号，ADDR_DATA表示写入DDR3存储器的数据的读地址，BANK、ROW和COL为DDR3存储器的地址。

6.根据权利要求5所述的DDR3控制系统，其特征在于，所述命令解析模块收到命令仲裁模块送过来的命令，计算出当前命令的种类及对应时标，当前命令计算完成后需要锁存状态信息供下次计算使用。

7.根据权利要求6所述的DDR3控制系统，其特征在于，需要锁存记录的状态信息包括：按BANK记录当前ACTIVATE命令的时标；按BANK记录当前READ/WRITE命令的R/W指示信号；当前READ/WRITE命令的时标；当前READ/WRITE命令的R/W指示信号；当前READ/WRITE命令的BANK信号；当前READ/WRITE命令的ROW信号；当前READ/WRITE命令的PRECHARGE时标。

8.根据权利要求6所述的DDR3控制系统，其特征在于，根据数据总线的情况来决定当前READ/WRITE命令的时标，从而推断第一组ACTIVATE的时标；根据ACTIVATE命令的3种限制，来决定当前ACTIVATE的时标，从而推断第二组ACTIVATE的时标，通过第一组ACTIVATE的时标与第二组ACTIVATE的时标取出最大组，其对应值的READ/WRETE时标为当前命令产生的最终DDR3存储器时标命令。

9.根据权利要求8所述的DDR3控制系统，其特征在于，根据ACTIVATE命令的3种限制为：当前bank的前一个PRECHARGE时标加上PRECHARGE命令周期tRP，就为当前的ACTIVATE时标；按时标存储各命令的RAM的读地址加上4个周期，就为当前的ACTIVATE时标；四个ACTIVATE命令之间的窗口大小tFAW限制算出的时标，就为当前的ACTIVATE时标。