[发明专利]位准移位器与半导体装置

权利要求书

1.一种位准移位器，其特征在于，包括：

一第一PMOS晶体管，所述第一PMOS晶体管的一电极被供应一第一电压位准、另一电极被耦接至一第一端点、并且一栅极被耦接至一第二端点；

一第二PMOS晶体管，所述第二PMOS晶体管的一电极被供应所述第一电压位准、另一电极被耦接至所述第二端点、并且一栅极被耦接至所述第一端点；

为本征型晶体管的一第一NMOS晶体管，所述第一NMOS晶体管的一电极被耦接至所述第一端点、另一电极被供应一第一使能信号、并且一栅极被耦接至一第一控制信号；

为本征型晶体管的一第二NMOS晶体管，所述第二NMOS晶体管的一电极被耦接至所述第二端点、另一电极被供应具有与所述第一使能信号相反逻辑位准的一第二使能信号、并且一栅极被耦接至一第二控制信号；

一输入端，用以接收具有一第二电压位准或一第三电压位准的一输入信号；

一控制电路，被所述第二电压位准所驱动，用以根据所述输入信号产生所述第一控制信号及所述第二控制信号；以及

一输出端，用以因应所述输入信号输出具有所述第一电压位准或所述第三电压位准的一输出信号，

其中在使所述第一NMOS晶体管导通以对所述第一端点充电并经过一段既定时间后，所述第一控制信号使所述第一NMOS晶体管不导通，并且在使所述第二NMOS晶体管导通以对所述第二端点充电并经过一段既定时间后，所述第二控制信号使所述第二NMOS晶体管不导通，

其中所述控制电路包括：

一第一反相器，所述第一反相器的输入被耦接至所述输入端；

一第二反相器，所述第二反相器的输入被耦接至所述第一反相器的输出，所述第二反相器的输出产生所述第一使能信号；

一第三反相器，所述第三反相器的输入被耦接至所述第二反相器的输出，所述第二反相器的输出产生所述第二使能信号；

一延迟电路，所述延迟电路被耦接至所述第三反相器的输出；

一第一逻辑电路，所述第一逻辑电路被耦接至所述第二反相器的输出、所述延迟电路及所述第一NMOS晶体管的所述栅极；以及

一第二逻辑电路，所述第二逻辑电路被耦接至所述第三反相器的输出、所述延迟电路及所述第二NMOS晶体管的所述栅极。

2.如权利要求1所述的位准移位器，其特征在于，于所述第一使能信号自所述第三电压位准转变为具有所述第二电压位准时，所述第一控制信号使所述第一端点通过所述第三电压位准放电，并且于所述第二使能信号自所述第三电压位准转变为具有所述第二电压位准时，所述第二控制信号使所述第二端点通过所述第三电压位准放电。

3.如权利要求1所述的位准移位器，其特征在于，于所述第一使能信号自所述第三电压位准转变为具有所述第二电压位准时，所述第一控制信号使所述第一端点以所述第二电压位准充电，并且于所述第二使能信号自所述第三电压位准转变为具有所述第二电压位准时，所述第二控制信号使所述第二端点以所述第二电压位准充电。

4.如权利要求1所述的位准移位器，其特征在于，于所述第一使能信号自所述第二电压位准转变为具有所述第三电压位准时，于所述第一端点充电后，所述第一控制信号使所述第一端点与所述第一使能信号断开，并且于所述第二使能信号自所述第二电压位准转变为具有所述第三电压位准时，于所述第二端点充电后，所述第二控制信号使所述第二端点与所述第二使能信号断开。

5.如权利要求1所述的位准移位器，其特征在于，所述延迟电路延迟所述第二使能信号，以产生一第一延迟信号及与所述第一延迟信号相反逻辑位准的一第二延迟信号，所述延迟电路更包括一第一逻辑电路与一第二逻辑电路，所述第一逻辑电路根据所述第一使能信号产生所述第一控制信号，所述第二逻辑电路根据所述第二使能信号产生所述第二控制信号。

6.一种半导体装置，其特征在于，包括如权利要求1至权利要求5中任一项所述的位准移位器。