[发明专利]沟槽MOSFET及其制造方法

权利要求书

1.一种沟槽MOSFET，其特征在于，包括：原胞区和外围区，所述外围区位于所述原胞区的外周；

所述原胞区中形成有沟槽MOSFET的器件单元结构，各所述器件单元结构包括：

第一沟槽栅，由形成于第一沟槽中的第一栅介质层和第一多晶硅栅叠加而成；

漂移区，由第一导电类型掺杂的第一外延层组成；

体区，由形成于所述漂移区表面的第二导电类型掺杂区组成；

源区，由形成于所述体区表面的第一导电类型重掺杂区组成；

漏区，由形成于所述漂移区背面的第一导电类型重掺杂区组成；

所述第一沟槽的底部穿过所述体区，所述源区自对准形成于所述第一多晶硅栅侧面的所述体区的表面，被所述第一多晶硅栅侧面覆盖的所述体区的表面用于形成沟道；

所述第一多晶硅栅通过接触孔连接到由正面金属层组成的栅极；

所述源区和所述体区通过接触孔连接到由正面金属层组成的源极；

所述漏区的背面和背面金属层接触且由所述背面金属层组成漏极；

在所述外围区中形成有用于降低所述沟槽MOSFET的输出电容非线性的沟槽MOS电容，所述沟槽MOS电容包括：

第二沟槽栅，由形成于第二沟槽中的第二栅介质层和第二多晶硅栅叠加而成；

所述第二多晶硅栅的侧面覆盖的所述第一外延层的表面未形成所述源区，所述第二多晶硅栅侧面的所述第一外延层和所述原胞区的所述第一外延层形成整个所述沟槽MOSFET的所述漂移区；

所述原胞区中的所述漏区延伸到所述沟槽MOS电容的所述第一外延层的底部形成整个所述沟槽MOSFET的所述漏区；

所述第二多晶硅栅的顶部通过接触孔连接到所述源极；

器件反偏时，所述沟槽MOS电容的所述第二沟槽的侧面的所述第一外延层都连接到所述漏极的电位，连接到所述源极的所述第二多晶硅栅会在所述第二多晶硅栅侧面和底部表面覆盖的所述第一外延层表面形成第二导电类型载流子的积累，在积累的第二导电类型载流子的浓度和所述第一外延层的第一导电类型的掺杂浓度相同时，所述第一外延层停止耗尽，从而使得所述沟槽MOS电容的第一外延层的耗尽区的最小值得到限制，从而提升整个所述沟槽MOSFET的输出电容并降低所述输出电容的非线性。

2.如权利要求1所述的沟槽MOSFET，其特征在于：所述第一沟槽和所述第二沟槽的形成工艺相同且同时形成，所述第一栅介质层和所述第二栅介质层的形成工艺相同且同时形成，所述第一多晶硅栅和所述第二多晶硅栅的形成工艺相同且同时形成。

3.如权利要求2所述的沟槽MOSFET，其特征在于：所述第一沟槽的宽度和所述第二沟槽的宽度相同，或者所述第二沟槽的宽度不同于所述第一沟槽的宽度；

所述第二沟槽的数量为一个以上，各所述第二沟槽邻近的沟槽包括所述第二沟槽或所述第一沟槽，所述第二沟槽和邻近的沟槽之间的间距小于等于所述第一沟槽之间的间距，所述第二沟槽和邻近的沟槽之间的间距要大于由所述沟槽MOS电容对所述第一外延层形成的耗尽区的宽度的两倍，所述第二沟槽和邻近的沟槽之间的间距越小，所述沟槽MOS电容的电容密度越高。

4.如权利要求2所述的沟槽MOSFET，其特征在于：所述第二多晶硅栅采用第一导电类型掺杂；或者，所述第二多晶硅栅采用第二导电类型掺杂，第二导电类型掺杂的所述第二多晶硅栅对所述输出电容的最小值的提升大于第一导电类型掺杂的所述第二多晶硅栅对所述输出电容的最小值的提升。

5.如权利要求4所述的沟槽MOSFET，其特征在于：所述第一多晶硅栅采用第一导电类型掺杂。

6.如权利要求5所述的沟槽MOSFET，其特征在于：所述源区的形成区域通过光刻定义并使所述源区的第一导电类型离子注入仅位于所述原胞区中；

当所述第二多晶硅栅采用第二导电类型掺杂时，所述第一多晶硅栅的掺杂由和所述第二多晶硅栅同时形成时对应的第二导电类型掺杂以及在进行所述源区的第一导电类型离子注入形成的第一导电类型掺杂叠加而成并形成第一导电类型净掺杂。