[发明专利]一种基于布线阻塞的优化方法

说明书

本发明提出一种基于布线阻塞的优化方法，该优化方法是基于后端设计工具处理布线阻塞的技术问题，其解决方案与现有技术的区别在于，在完成常规的布线处理之后，根据执行的DRC检查结果的short参数和space参数，有针对性地对不同范围大小的布线阻塞区域作进一步的布局或布线优化，在优化过程中，通过重复更新布局和布线信息，来实现将DRC检查输出的short参数和space参数优化为0。提高物理设计的处理效率和设计的质量。

技术领域

本发明涉及集成电路版图自动化设计领域，具体涉及一种基于布线阻塞的优化方法。

背景技术

集成电路中芯片设计流程包括前端功能设计和后端物理实现阶段，前端功能设计包括逻辑设计与综合等，后端物理实现阶段包括芯片布局、时钟综合以及布线等。而在常规的后端物理实现的布线阶段，会出现布线阻塞的问题，其中，布线阻塞指的是，在芯片进行后端物理实现的过程中，由于一定区域内的连线拥塞且布线资源不足，从而造成连线无法绕通。布线阻塞主要体现为出现DRC问题。那么现有技术手段下的解决办法为：

1、返回前端功能设计步骤，修改相关模块的代码或删减相关模块的功能。主要影响为：修改前端设计代码非常容易影响芯片的功能，造成未知的错误；并且还会影响整个设计流程的时间，导致芯片流片的推迟，进而推迟上市的时间，降低芯片的竞争力。

2、增大芯片的面积。主要影响为：增大芯片的面积，进而增加生产制造成本，也降低芯片的竞争力；并且，增大芯片面积也会影响到芯片评估工作，如封装的评估等。

集成电路设计的物理实现阶段中，如何通过合理的布局以及合理细致的优化策略，在不增加芯片的面积的前提下解决布线阻塞，成为迫切解决的技术问题。

发明内容

本发明针对现有技术的状况，提出如下的技术方案：一种基于布线阻塞的优化方法，该优化方法包括:步骤1、控制后端设计工具导入初始数据，并映射到版图的预设物理功能模块，然后进入步骤2；其中，所述初始数据包括逻辑网表、时序约束配置文件、初始布局配置文件、详细布局配置文件、选择布线配置文件、恢复时钟树配置文件和恢复布局配置文件；步骤2、根据所述初始布局配置文件完成所述物理功能模块的版图初始布局，然后进入步骤3；步骤3、根据所述时序约束文件，自动生成时钟树，并对该时钟树进行综合；步骤4、根据步骤1所述初始数据对特殊信号线和常规信号线进行布线处理，并获取DRC检查输出的布线阻塞结果，并进入步骤5；步骤5、从所述输出布线阻塞结果中自动提取出short参数和space参数，然后进入步骤6；其中，short参数表示同金属层的互连线的短路节点的个数；space参数表示同金属层的并行互连线中，金属布线间距小于安全防护值的布线通道的个数；步骤6、判断short参数和space参数是否都为0，是则结束，否则进入步骤7；步骤7、判断所述short参数与所述space参数之和是否小于预设经验值，是则进入步骤8，否则进入步骤9；其中，所述short参数远大于所述space参数；步骤8、在所述short参数与所述space参数之和小于所述预设经验值的违规区域内，对步骤4中所述特殊信号线的布线进行优化，同时限制所述违规区域内摆放的标准单元的密度大小范围，再在保留步骤8的优化结果的基础上，返回步骤3；步骤9、在所述short参数与所述space参数之和大于所述预设经验值的违规区域内，根据所述布线阻塞结果提取违规网络对应的所述预设物理功能模块，再对其进行布局优化处理，然后在保留步骤9的布局优化结果的基础上，返回步骤2。

进一步地，所述步骤4中，所述布线处理方法为：通过发送布线命令调用所述选择布线配置文件，优先对特殊信号线进行布线，再对常规信号线进行布线。

进一步地，由所述步骤8执行返回所述步骤3之前，通过发送恢复时钟树命令调用所述恢复时钟树配置文件，将所述时钟树恢复回所述步骤3综合之前的信号状态；由所述步骤9执行返回所述步骤2之前，通过发送恢复布局命令调用所述恢复布局配置文件，将所述步骤9优化处理的版图布局恢复回所述版图初始布局。

进一步地，所述特殊信号线为时钟信号线和电源信号线。