[发明专利]一种基于TDPL逻辑的译码器

说明书

本发明公开了一种基于TDPL逻辑的译码器，包括两个译码单元、十六个工作逻辑分别为三相双轨预充逻辑的第一与非门、第一缓冲器、第二缓冲器和第三缓冲器，译码器在一个周期内实现一次求值运算，且一个周期内分为三个阶段，当放电控制信号和预充控制信号进入低电平时，译码器进入预充阶段；当求值信号由低电平变为高电平时，译码器实现求值运算，实现电路的功能，当放电控制信号由低电平变为高电平时，译码器进入放电状态，为下一次的求值运算做好准备；优点是防御逆向工程攻击的同时具有抗DPA攻击的特性，功耗较低。

技术领域

本发明涉及一种译码器，尤其是涉及一种基于TDPL逻辑的译码器。

背景技术

随着集成电路和计算机技术的发展，知识产权(Intellectual Property,IP)的保护受到越来越多的关注。数字器件在处理不同数据时，其能量消耗、运行时间和电磁辐射等物理信息与所处理的数据具有一定的相关性。攻击者通常利用这些物理信息攻击密码器件获取密钥信息，这种攻击方式被称为旁道攻击，其中，差分功耗分析(Differential PowerAnalysis,DPA)就是旁道攻击中一种高效实用的攻击方式。此外，逆向工程是快速掌握设计者核心技术的途径，攻击者通过逆向工程剖析芯片的内部结构，提取电路网表，掌握芯片的实际功能，影响设计者的合法利益，芯片克隆等行为更是严重侵犯设计者的知识产。因此抗逆向工程和DPA的密码器件具有广阔的应用前景。

译码器是数字电路系统中常用的数字器件之一，是数据通讯、视频传输等方面都有广泛的应用，因此安全性也受到越来越多的关注。在译码器的实现技术方面，龚道辉等通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)和地址译码器的研究，提出一种基于CNFET的三值高效率地址译码器电路设计方案，相比传统译码器，该译码器工作速度有较大提高，电路功耗降低，并且有着良好的抗DPA攻击性能，但逆向工程无法防御。李等通过对版图虚拟孔的研究，提出基于布尔逻辑伪装门设计的译码器电路，使得电路的具有极低面积和功耗开销，有着良好的抗逆向工程，但又容易会成为DPA的突破点。

发明内容

本发明所要解决的技术问题是提供一种在具有较快运行速度和较低功耗的基础上，可以同时防御DPA攻击和逆向工程攻击的基于TDPL逻辑的译码器。