[发明专利]移位寄存器以及栅极驱动装置

说明书

本申请公开了一种移位寄存器单元包括：输入模块，配置为接收输入信号；输出和低电位维持模块，耦合到所述输入模块的输出端，并在第一时钟信号(CKA)的影响下，将所述输入信号传输到所述移位寄存器单元的至少一个输出端；以及反相模块，耦合在所述输入模块和所述输出和低电位维持模块之间，并配置为至少基于所述输入信号向所述输出和低电位维持模块提供放电和/或低电位维持信号。

技术领域

本申请属于信息显示领域，尤其涉及一种用于像素电路的移位寄存器、栅极驱动装置以及相应的方法。

背景技术

随着有源显示技术的快速发展，薄膜晶体管(thin-film transistor,TFT)及其驱动电路的性能要求越来越高。栅极驱动电路是现代有源显示技术的必备构成部分，其一般与有源显示阵列采用相同的TFT工艺制成，是实现高性能窄边框显示器的核心技术。近年来的研究表明，无论是较传统的非晶硅(a-Si)TFT以及多晶硅(poly-Si)TFT，还是新兴的金属氧化物TFT(例如IGZO TFT)，均可能用于集成栅极驱动电路。但是，不同类型的TFT特性各异；集成栅极驱动电路的设计中应该考虑到TFT的静态和动态电学性能的差别，最大程度地发挥TFT的优势，克服其不足，使得栅极驱动电路的性能最优。

在非晶硅(a-Si)TFT或者金属氧化物TFT的集成栅极驱动电路设计中，可用的是N型的薄膜晶体管。一般会通过二极管接法的晶体管来充电，并通过受输入信号控制的尺寸较大的晶体管来放电。反相器是集成栅极驱动电路中重要的组成部分。对于反相器，当输入为高时，下拉管打开，由于下拉管的尺寸更大，因此输出低电位；但输入为低时，下拉管关闭，输出高电位。对于传统结构的反相器，当其输出高电位时，上拉和下拉的晶体管往往会同时打开，从而造成不必要的漏电功耗。

因此，亟需一种能够避免漏电功耗的栅极驱动电路。

发明内容

本申请针对上述问题，本申请提供了一种移位寄存器单元，包括：输入模块，配置为接收输入信号；输出和低电位维持模块，耦合到所述输入模块的输出端，并响应第一时钟信号，将所述输入信号传输到所述移位寄存器单元的至少一个输出端；以及反相模块，耦合在所述输入模块和所述输出和低电位维持模块之间，并配置为至少基于所述输入信号向所述输出和低电位维持模块提供放电和/或低电位维持信号。

特别的，所述输出和低电位维持模块将所述输入信号传输到所述移位寄存器单元的第一输出端和第二输出端以分别生成第一输出信号和第二输出信号，并且所述反相模块基于所述输入信号和所述第二输出信号提供所述放电和/或低电位维持信号。

特别的，所述反相模块包括反相器，其中，所述反相器的输入端耦合到所述输入模块的输入端和所述移位寄存器单元的第二输出端，所述反相器的输出端耦合到所述输出和低电位维持模块的放电和低电位维持信号输入端，所述反相器的控制端接收第二时钟信号。

特别的，当所述输入信号为高电位时，所述反相模块输出低电位，并随着所述第二时钟信号的跳变而输出高电位。

特别的，所述反相模块还包括：辅助放电模块，耦合在所述移位寄存器单元的第二输出端和所述反相模块的输出端之间，配置为在所述第一时钟信号的影响下对所述反相模块的输出端进行放电。

特别的，所述反相模块包括：第一晶体管，其第一极和控制极彼此耦合，并配置为接收所述第二时钟信号；第二晶体管和第三晶体管，二者的第一极耦合到所述第一晶体管的第二极，二者的控制极配置为分别接收第一低频时钟信号和第二低频时钟信号；以及第四晶体管和第五晶体管，二者的第一极分别耦合到所述第二晶体管的第二极和所述第三晶体管的第二极，二者的控制极配置为接收所述输入信号。

特别的，所述辅助放电模块包括：第六晶体管和第七晶体管，二者的第一极分别耦合到所述第二晶体管的第二极和所述第三晶体管的第二极，二者的控制极配置为接收所述移位寄存器单元的第二输出信号。