[发明专利]一种带伪差分结构的低功耗晶体振荡器电路

权利要求书

1.一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，包括：晶振、反馈电阻、第一电容C1、第二电容C2，所述反馈电阻并联在晶振的两端，所述第一电容C1的一端与晶振的第一输出端连接，第二电容C2的一端与晶振的第二输出端连接，第一电容C1的另一端、第二电容C2的另一端接地，其特征在于，还包括：独立电流源电路、开关控制电路、放大电路、滤波电路、比较器电路、反相器，所述独立电流源电路与所述开关控制电路的输入端连接，所述开关控制电路的输出端与晶振的第二输出端、放大电路的输出端连接，放大电路的输入端与晶振的第一输出端连接，放大电路的输入端与滤波电路的输入端连接，滤波电路的输入端还与比较器电路的正输入端连接，滤波电路的输出端与比较器电路的负输入端连接，比较器电路的输出端与反相器的输入端连接，反相器的输出端作为低功耗晶体振荡器电路的输出端，独立电流源电路提供电流，并通过可编程的逻辑电路控制传输门的开断，开关控制电路控制电流的大小，经过放大电路处理后，晶振的输出信号经过滤波电路，得到直流电平，晶振的输出信号再与直流信号电平进行比较，得到方波信号占空比。

2.根据权利要求1所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述独立电流源电路包括第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第三电容C3、第四电容C4、第五电容C5、第六电容C6，所述第一PMOS管的栅极与第二PMOS管的栅极连接，第一PMOS管的漏极与第三NMOS管的漏极、第三电阻R3的一端连接，第二PMOS管的栅极与漏极连接，第二PMOS管的漏极与第四NMOS管的漏极连接，第三NMOS管的栅极与第二电阻R2的一端连接，第二电阻R2的另一端与第三电阻R3的一端连接，第三电阻R3的另一端与第四电阻R4的一端连接，第四电阻R4的另一端接第四NMOS管的栅极，第四NMOS管的源极与第一电阻R1的一端连接，第三NMOS管的栅极接第三电容C3的一端、第四电容C4的一端，第五电容C5的一端接第三电阻R3的另一端与第四电阻R4的一端接点，第六电容C6的一端接第四电阻R4的另一端与第四NMOS管的栅极接点，第三电容C3的另一端接晶振的第一输出端，第六NMOS管的源极接第五NMOS管的栅极、第三NMOS管的漏极，第六NMOS管的栅极与第五NMOS管的漏极连接，第七PMOS管的漏极与第五NMOS管的漏极连接，第七PMOS管的栅极输入使能信号，第二PMOS管的源极、第一PMOS管的源极、第六NMOS管的漏极、第七PMOS管的源极接电源，第一电阻R1的另一端、第六电容C6的另一端、第五电容C5的另一端、第四电容C4的另一端、第三NMOS管的源极、第五NMOS管的源极接地。

3.根据权利要求2所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述开关控制电路包括第十一PMOS管、第十二PMOS管、第十三PMOS管、第一传输门、第二传输门，所述第十一PMOS管的栅极、第一传输门的输入端、第二传输门的输入端接第二PMOS管的栅极，第一传输门的输出端与第十二PMOS管的栅极连接，第二传输门的输出端与第十三PMOS管的栅极连接，第十一PMOS管的漏极接第十二PMOS管的漏极、第十三PMOS管的漏极、放大电路的输出端，第十二PMOS管的漏极、第十三PMOS管的漏极接晶振的第二输出端，第十一PMOS管的源极、第十二PMOS管的源极、第十三PMOS管的源极接电源。

4.根据权利要求3所述的一种带伪差分结构的低功耗晶体振荡器电路，其特征在于，所述第一传输门、第二传输门都由一个PMOS管、一个NMOS管形成，传输门的PMOS管的源极与NMOS管的漏极连接且作为传输门的输出端，所述传输门的PMOS管的漏极与NMOS管的源极连接且作传输门的输入端，传输门的PMOS管和NMOS管的栅极作为传输门的控制端，并与逻辑数字电路连接。