[发明专利]集成标准单元结构

说明书

本发明的实施例提供了集成电路，包括第一标准单元，具有集成的第一p型场效应晶体管(pFET)和第一n型场效应晶体管(nFET)，并且具有位于第一标准单元边界上的第一介电栅极。该集成电路还包括第二标准单元，第二标准单元与第一标准单元相邻，具有集成的第二pFET和第二nFET，并且具有位于第二标准单元边界上的第二介电栅极。集成电路也包括配置在第一和第二标准单元之间并且具有单节距尺寸P的第一填充单元。第一pFET和第二pFET形成在第一连续有源区域上。第一nFET和第二nFET形成在第二连续有源区域上。第一填充单元包括位于第一填充单元边界上的第三介电栅极和位于第二填充单元边界上的第四介电栅极。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及集成标准单元结构。

背景技术

在集成电路(IC)的设计中，具有某些功能的标准单元以高频率重复使用。因此，这些标准单元被预先设计并且封装在单元库中。单元库给IC设计者提供了它们特定的设计。在集成电路设计期间，从单元库中检索标准单元并且将其放置在期望的位置，从而减少设计工作量。然后实施布线以连接标准单元和其它电路块以形成期望的集成电路。当将标准单元放入期望的位置时，遵循预定义的设计规则。例如，标准单元放置为靠近另一标准单元，根据预定义的规则确定这两个标准单元之间的间隔。标准单元和单元边界之间的预留间隔导致标准单元面积显著增加。此外，因为有源区域与单元边界间隔开，所以当标准单元彼此邻接放置时，即使相邻单元中的一些有源区域需要电连接，有源区域也不会连接。间隔开的有源区域必须使用金属线电连接。产生器件的性能下降。布局图案和配置可以影响标准单元的产率和设计性能。因此，期望有解决上述问题的集成电路布局结构以及制成该结构的方法。

发明内容

根据本发明的一个方面，提供了一种集成电路，包括：第一标准单元，具有集成的第一p型场效应晶体管(pFET)和第一n型场效应晶体管(nFET)，并且具有位于第一标准单元边界上的第一介电栅极；第二标准单元，与所述第一标准单元相邻，具有集成的第二p型场效应晶体管和第二n型场效应晶体管，并且具有位于第二标准单元边界上的第二介电栅极；以及第一填充单元，配置在所述第一标准单元和所述第二标准单元之间并且具有单节距尺寸P，其中所述第一p型场效应晶体管和所述第二p型场效应晶体管形成在第一连续有源区域上，所述第一n型场效应晶体管和所述第二n型场效应晶体管形成在第二连续有源区域上，以及所述第一填充单元包括位于第一填充单元边界上的第三介电栅极和位于第二填充单元边界上的第四介电栅极。

根据本发明的另一个方面，提供了一种集成电路，包括：第一标准单元，具有第一栅极堆叠件、第二栅极堆叠件、位于第一标准单元边界上的第一介电栅极以及接触所述第二栅极堆叠件的第二介电栅极；第二标准单元，具有第三栅极堆叠件、第四栅极堆叠件、位于第二标准单元边界上的第三介电栅极以及接触所述第四栅极堆叠件的第四介电栅极；第一填充单元，设置在所述第一标准单元和所述第二标准单元之间，并且横跨第五介电栅极和第六介电栅极；第一连续有源区域，沿着第一方向延伸通过所述第一标准单元、所述第一填充单元和所述第二标准单元；以及第二连续有源区域，沿着所述第一方向延伸通过所述第一标准单元、所述第一填充单元和所述第二标准单元，其中所述第一填充单元通过所述第五介电栅极邻接所述第一标准单元，并且通过所述第六介电栅极邻接所述第二标准单元；以及所述第一栅极堆叠件、所述第三栅极堆叠件、所述第一介电栅极、所述第三介电栅极、所述第五介电栅极和所述第六介电栅极中的每个均沿着与所述第一方向正交的第二方向从所述第一连续有源区域延伸至所述第二连续有源区域。