[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；在所述基底上形成第一电极层；在所述第一电极层的顶部和侧壁形成电容介质层；形成保形覆盖所述电容介质层的第二电极层。与电容介质层仅覆盖第一电极层顶部的方案相比，本发明增加了第二电极层和第一电极层之间的有效面积，所述第二电极层、第一电极层、以及位于第一电极层顶部的电容介质层构成一个电容，所述第二电极层、第一电极层、以及位于第一电极层侧壁的电容介质层构成另外四个电容，即所形成的电容结构中包含五个并联电容，在同等基底面积等其他条件相同的情况下，增大了电容结构的电容密度。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

电容元件常在集成电路(例如射频电路、混合信号电路等)中作为电子无源器件。常见的电容元件包括金属氧化物半导体(MOS)电容、PN结电容、多晶硅-绝缘体-多晶硅(PIP)电容以及金属-绝缘体-金属(MIM)电容等。

其中，MIM电容一般在后段制程(back-end of line，BEOL)中形成于金属互连结构上，使得MIM电容与硅衬底之间的距离增加，从而减小了MIM电容与衬底之间的寄生电容，且MIM电容的性能受到频率和温度的影响较小，此外，MIM电容在金属互连制程中形成，MIM形成工艺与现有集成电路工艺相兼容。为此，MIM电容逐渐成为无源器件的主流电容类型。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高MIM电容的电容密度。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一电极层；在所述第一电极层的顶部和侧壁形成电容介质层；形成保形覆盖所述电容介质层的第二电极层。

可选的，形成所述电容介质层的步骤包括：形成电容介质膜，所述电容介质膜保形覆盖所述第一电极层的顶部和侧壁、以及所述第一电极层露出的基底；在所述电容介质膜上形成图形层，所述图形层覆盖位于所述第一电极层顶部和侧壁的所述电容介质膜；以所述图形层为掩膜，去除所述图形层露出的电容介质膜，保留所述第一电极层顶部和侧壁的电容介质膜作为所述电容介质层；去除所述图形层。

可选的，采用原子层沉积工艺或等离子体化学气相沉积工艺，形成所述电容介质膜。

可选的，采用各向异性干法刻蚀工艺，去除所述图形层露出的电容介质膜。

可选的，形成所述电容介质层后，形成所述第二电极层之前，还包括：对所述电容介质层进行清洗处理。

可选的，所述清洗处理所采用的溶液为ST250溶液、NE111溶液、NE320溶液或EKC520溶液，所述清洗处理的工艺时间为10秒至300秒。

可选的，形成所述第一电极层的步骤中，所述第一电极层的厚度为至

可选的，形成所述电容介质层的步骤中，所述电容介质层的厚度为至

可选的，所述电容介质层为堆叠形成的高k介质层。

可选的，采用物理气相沉积工艺，形成所述第二电极层。

可选的，所述基底内形成有前层金属互连结构，所述前层金属互连结构顶部和所述基底顶部相齐平；形成所述第一电极层之前，还包括：在所述基底上形成刻蚀停止层；在所述刻蚀停止层上形成第一层间介质层；形成所述第一电极层的步骤包括：在所述第一层间介质层上形成所述第一电极层。