[发明专利]使用级联码的软芯片猎杀恢复

说明书

本发明涉及一种根据使多个失败字线能够恢复的芯片猎杀方案的存储器读取和写入的技术。在示例中，当将数据写入至存储器的超级块时，超级块的字线存储“D+P”个奇偶校验位，该“D+P”个奇偶校验位保护长度为“2D+P”的码字的“D”个数据位。超级块的其他字线存储每个长度为“D+P”的码字(例如，“D”个数据位和“P”个奇偶校验位)。如果长度为“D+P”的这些码字中的任何一个的解码失败，则使用“D+P”个奇偶校验位来再次解码失败的字线。

相关申请的交叉引用

本申请要求于2017年11月21日提交的申请号为62/589,471，题目为“使用级联码的软芯片猎杀(chip-kill)恢复”的美国临时申请的优先权，该临时申请被转让给本受让人并且其全部内容通过引用明确并入本文。

背景技术

数据的完整性是任何数据存储装置和数据传输的重要特征。强错误校正码(ECC)被推荐用于包括NAND闪速存储器装置的各种类型的数据存储装置。ECC也经常用于数据传输进程中。

错误校正码(ECC)是指向消息中添加冗余数据或奇偶校验数据的代码，使得即使在传输进程期间或存储期间中引入了多个错误时，接收器也能够恢复该消息。通常，ECC可以校正错误直到达到所使用代码的能力。低密度奇偶校验码(LDPC)是ECC的一个示例。

在诸如NAND闪速存储器装置的数据存储装置中，数据可以被写入至数据存储装置的字线和位线并且从数据存储装置的字线和位线读取。字线和位线失败在NAND中很常见。在现有系统中，有各种技术可以处理这些失败。通常，使用诸如LDPC解码器的解码器来解码数据位。如果解码失败，则使用芯片猎杀奇偶校验。芯片猎杀是指一种防止存储器失败的ECC计算机存储器技术。芯片猎杀奇偶校验依赖于存储数据位的XOR，并且在LDPC解码器失败时，使用经XOR运算的数据位来推导出失败的码。

然而，在这些系统中，解码失败可能是由超出LDPC解码器的错误校正能力的大量错误引起的。在这些情况下，芯片猎杀奇偶校验可能不允许恢复失败的位。因此，芯片猎杀可能无法提供期望的保护。

发明内容

描述了一种根据使多个失败字线能够恢复的芯片猎杀方案的存储器读取和写入的技术。在示例中，计算机系统通过对来自超级块的字线的数据位至少执行一次或多次XOR运算来生成“D”个中间数据位。这些字线包括第一字线和第二字线。该超级块包括第一存储器管芯的第一块和第二存储器管芯的第二块。第一块包含第一字线。第二块包含第二字线。第一字线和第二字线的每一个存储“D”个数据位和保护“D”数据位的“P”个奇偶校验位。“D”和“P”中的每一个都是大于或等于1的正整数。计算机系统生成“K”个奇偶校验位，其保护“D”个中间数据位。“K”等于“D”和“P”的和。计算机系统将“K”个奇偶校验位存储在超级块的除这些字线之外的附加字线中。此外，计算机系统基于使用附加字线中存储的“K”个奇偶校验位的解码程序从超级块中输出经解码的数据位。

附图说明

通过参考下面的附图，可以实现对各种实施例的性质和优点的了解。在附图中，相似的组件或特性可以具有相同的附图标记。此外，通过在附图标记之后跟随以破折号和在相似组件之中加以区分的第二标记可以区分相同类型的各种组件。如果在说明书中只使用第一附图标记，则该描述适用于任何一个具有相同第一附图标记的相似组件，而与第二附图标记无关。

图1示出了根据本公开的某些实施例的错误校正系统的示例高级框图。

图2示出了根据本公开的某些实施例的包括主机和存储装置的计算机系统的示例。

图3示出了根据本公开的某些实施例的将数据写入至存储装置的超级块的示例。

图4示出了根据本公开的某些实施例的从存储装置的超级块读取数据的示例。

图5示出了根据本公开的某些实施例的将数据写入至存储装置的超级块和从存储装置的超级块读取数据的示例流程。