[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，半导体结构的形成方法包括：提供基底，基底包括多个器件单元区域，器件单元区域包括第一区域和第二区域，第一区域形成的晶体管共用一栅极，第二区域形成的晶体管共用另一栅极；刻蚀基底，形成衬底以及多个分立于所述衬底上的鳍部；形成横跨多个鳍部的金属栅极结构，且金属栅极结构覆盖鳍部的部分顶面和部分侧壁；在形成金属栅极结构后，去除第一区域和第二区域交界处的金属栅极结构，形成第一开口；在第一开口中形成第一隔离结构。本发明中，所述鳍部上的金属栅极结构与第一隔离结构之间不存在多层结构融合后留有残留的问题，相应的，所以所述金属栅极结构对沟道的控制力强，优化了半导体结构的电学性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(Short Channel Effects，SCE)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

静态随机存取存储器(SRAM)作为一种重要的存储器件被广泛应用于数字与通讯电路设计中，其因为具有功耗小、读取速读快等优点而广泛应用于数据的存储。

发明内容

本发明实施例提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括多个器件单元区域，所述器件单元区域包括第一区域和第二区域，所述第一区域形成的晶体管共用一栅极，所述第二区域形成的晶体管共用另一栅极；刻蚀所述基底，形成衬底以及多个分立于所述衬底上的鳍部；形成横跨多个所述鳍部的金属栅极结构，且所述金属栅极结构覆盖所述鳍部的部分顶面和部分侧壁；在形成所述金属栅极结构后，去除所述第一区域和第二区域交界处的所述金属栅极结构，形成第一开口；在所述第一开口中形成第一隔离结构。

可选的，形成横跨多个所述鳍部的金属栅极结构的步骤包括：形成保形覆盖所述鳍部顶面和侧壁的界面层；在所述界面层上形成吸附层；形成吸附层后，对所述界面层进行退火处理；在退火处理后，去除所述吸附层。

可选的，所述半导体结构的形成方法还包括：在形成所述鳍部之后，形成金属栅极结构之前，在鳍部之间的衬底上形成隔离层；去除所述第一区域和第二区域交界处的金属栅极结构，形成第一开口的步骤包括：刻蚀所述金属栅极结构至露出所述隔离层，形成第一开口；或者，刻蚀所述金属栅极结构和部分厚度的所述隔离层，形成第一开口。

可选的，所述半导体结构的形成方法还包括：在形成所述金属栅极结构后，刻蚀器件单元区域交界处的所述鳍部以及所述鳍部上方的所述金属栅极结构，形成第二开口；在所述第二开口中形成第二隔离结构。