[发明专利]D触发器及鉴频鉴相器电路

说明书

本发明涉及一种D触发器及鉴频鉴相器电路。其中，D触发器通过输入电路、预充电路和输出电路构成真单一时钟逻辑结构动态D触发器，实现D触发器的基本功能。同时，通过第一锁存电路，稳定D触发器在工作频率较低时预充电路输出端的电位，以拓展D触发器的工作频率范围。同时，鉴频鉴相器通过采用宽工作频率范围的第一D触发器和第二D触发器，拓展鉴频鉴相器的工作频率范围。同时，在引入控制信号后，通过第一控制模块和第二控制模块，使参考时钟信号和反馈时钟信号的相位差在π至2π时，复位反馈电路不会产生输出至第一D触发器和第二D触发器的复位信号，以消除鉴相盲区。基于此，提供一种宽工作频率、无鉴相盲区且锁定速度快的鉴频鉴相器。

技术领域

本发明涉及集成电路设计技术领域，特别是涉及一种D触发器及鉴频鉴相 器电路。

背景技术

锁相环(phase locked loop PLL)电路作为一种典型的反馈控制电路，是集 成电路中不可或缺的重要部件。目前，随着技术的发展，锁相环电路被广泛应 用于通信技术领域中。

其中，作为锁相环电路的一个重要组成部分，鉴频鉴相器是构成反馈控制 电路的重要一环。传统的鉴频鉴相器主要包括基于D触发器的鉴频鉴相器，且 传统的鉴频鉴相器会通过增加延迟时间来消除死区现象。

然而，传统的D触发器在低频时不能正常工作，限制了鉴频鉴相器的频率 捕获范围。同时，通过增加延迟时间来消除死区现象的方式，在鉴频鉴相器的 两个输入信号相位差接近2π时，在复位过程中来临的时钟边沿就会丢失，使得 输出极性发生错误，即出现鉴相盲区现象。在鉴频鉴相器的工作频率很高时， 鉴相盲区现象会严重影响鉴频鉴相器的锁定速度。

发明内容

基于此，有必要针对传统的D触发器在低频时不能正常工作的问题，提供 一种D触发器。

一种D触发器，包括输入电路、预充电路、输出电路和第一锁存电路；

输入电路的输入端用于接入逻辑输入信号，输入电路的时钟信号端用于接 入时钟信号，输入电路的输出端连接预充电路的输入端；

预充电路的时钟信号端用于接入时钟信号，预充电路的复位端用于接入复 位信号，预充电路的输出端连接输出电路的输入端；

输出电路的时钟信号端用于接入时钟信号，输出电路的输出端用于输出逻 辑输出信号；

第一锁存电路的时钟信号端用于接入时钟信号，第一锁存电路的复位端用 于接入复位信号，第一锁存电路的锁存控制端连接预充电路的输出端；

输入电路的供电端、预存电路的供电端、输出电路的供电端和第一锁存电 路的供电端均用于接入工作电压；

输入电路的公共端、预存电路的公共端、输出电路的公共端和第一锁存电 路的公共端均用于连接公共电位端。

在其中一个实施例中，输入电路包括第一场效应管、第二场效应管和第三 场效应管；

第一场效应管的源极为输入电路的供电端，第一场效应管的栅极为输入电 路的输入端，第一场效应管的漏极连接第二场效应管的源极；

第二场效应管的栅极为输入电路的时钟信号端，第二场效应管的漏极为输 入电路的输出端；

第三场效应管的漏极连接第二场效应管的漏极，第三场效应管的栅极为输 入电路的输入端，第三场效应管的源极为输入电路的公共端。

在其中一个实施例中，预充电路包括第四场效应管、第五场效应管、第六 场效应管和第七场效应管；

第四场效应管的源极为预充电路的供电端，第四场效应管的栅极为预充电 路的复位端，第四场效应管的漏极连接第五场效应管的源极；

第五场效应管的栅极为预充电路的时钟信号端，第五场效应管的漏极为预 充电路的输出端，并连接第六场效应管的漏极；