[发明专利]一种小功率抗辐射晶体管芯片及制备方法

说明书

本发明公开了一种小功率抗辐射晶体管芯片及制备方法，由基区、发射区、发射区键合点和基区键合点组成，基区的轮廓为葫芦形，基区一端的轮廓为大圆弧，基区另一端的轮廓为小圆弧，大圆弧的半径大于小圆弧的半径，基区位于大圆弧区域的表面由下向上依次设有发射区、发射区键合点，基区位于小圆弧区域的表面设有基区键合点，发射区、发射区键合点和基区键合点均位于基区的同一侧表面，基区的另一侧表面与基底接触，发射区、发射区键合点和基区键合点的轮廓均为圆形，基区的大圆弧半径、发射区的半径、发射区键合点的半径依次减小，基区的小圆弧半径、基区键合点的半径依次减小，发射区、基区和基底均为半导体层。本发明提供的芯片具有抗辐射能力。

技术领域

本发明涉及双极性晶体管制造技术领域，尤其涉及一种小功率抗辐射晶体管芯片及制备方法。

背景技术

这里的陈述仅提供与本发明有关的背景信息，而不必然构成现有技术。

据统计，自1971年至1986年期间，国外发射的39颗同步卫星因各种原因造成的故障共计1589次，其中与空间辐射有关的故障有1129次，占故障总数的71％，由此可见卫星和航天器的故障主要来源于空间辐射。

对于双极型晶体管而言，空间辐射主要是总剂量效应。双极型晶体管在承受一定的空间能量后，其电特性会产生变化，如增益降低、漏电增加、饱和电压增加等，器件电特性的变化严重影响航天器的可靠性和质量。

随着我国航天事业的发展，近几年卫星和航天器的发射数量不断增加，在轨运行的时间越来越长，相应的空间辐照问题也会越来越多，因此迫切需要提高双极型器件的抗辐射能力。

发明内容

为了解决现有技术的不足，本发明的一方面是提供一种小功率抗辐射晶体管芯片，该芯片具有抗辐射能力。

本发明的技术方案为：

一种小功率抗辐射晶体管芯片，由基区、发射区、发射区键合点和基区键合点组成，所述基区为层状结构，所述基区的轮廓为葫芦形，基区一端的轮廓为大圆弧，基区另一端的轮廓为小圆弧，大圆弧的半径大于小圆弧的半径，所述基区位于大圆弧区域的表面由下向上依次设有发射区、发射区键合点，所述基区位于小圆弧区域的表面设有基区键合点，发射区、发射区键合点和基区键合点均位于基区的同一侧表面，基区的另一侧表面与基底接触，所述发射区键合点和基区键合点均为金属层，所述发射区、发射区键合点和基区键合点的轮廓均为圆形，基区的大圆弧半径、发射区的半径、发射区键合点的半径依次减小，基区的小圆弧半径、基区键合点的半径依次减小，发射区、基区和基底均为半导体层，所述基区和基底的半导体的P、N型不同，所述发射区和基区半导体的P、N型不同。

本发明的另一方面，提供了一种上述小功率抗辐射晶体管芯片的制备方法，将基底材料先经过一次氧化、光刻，在基底材料上制备出基区轮廓的凹槽，在凹槽底部进行基地扩散得到基区；再在基区经过二次氧化、光刻，在基区的大圆弧区域制备出发射区；然后在基区依次进行三次氧化、引线孔光刻、蒸铝、铝反刻、合金工艺在发射区和基区位于小圆弧区域分别制备发射区键合点和基区键合点。

本发明的第三方面，提供了一种上述小功率抗辐射晶体管芯片在卫星或航天器中的应用。

本发明的有益效果为：

(1)本发明芯片结构设计简单，能够使小功率晶体管的抗辐射指标达到100krad(Si)，最低剂量率：0.01rad(Si)/s。

(2)本发明工艺流程设计通用，有利不同生产线加工生产该小功率抗辐射芯片。

附图说明

构成本公开的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。

图1为本发明芯片的结构示意图；

图2为芯片的截面的剖视图；