[发明专利]基于NSGA2的带截止时间约束的处理器功耗感知调度方法

说明书

本发明提出一种基于NSGA2的带截止时间约束的处理器功耗感知调度算法，该方法基于多目标优化的思想，提出调度功耗和调度时间两个优化目标，在保证任务完成时间不会超过截止时间的同时降低处理器功耗。为了比较可行域中不同解之间的优劣，我们提出了一种计算任务约束度的方法，并使用任务约束度定义了Pareto占优规则来比较不同解之间的优劣；此外我们考虑了任务通信同步以及处理器运行队列的问题，提出一种改进的任务调度模型；最后我们基于NSGA2算法的快速非占优排序以及拥挤算子实现了对调度功耗和调度时间的优化。

技术领域

本发明属于计算机科学技术领域，尤其涉及一种基于NSGA2的带截止时间约束的处理器功耗感知调度方法。

背景技术

随着计算机芯片制造技术的发展，现代多核处理器已经被广泛用于各种各样的计算机系统中。相比早期的单核处理器只能同时处理一个任务，现代的多核处理器可以同时执行多个任务，在任务并发上的性能有了极大的提高。然而随着多核处理器性能的提升，处理器上集成的晶体管数量也越来越多，因此处理器产生的热量以及功耗也会显著增加。处理器功耗的上升会消耗大量的电能，使得相关的维护费用增加，而处理器运行产生的热量则会导致计算机主板的老化，降低芯片的使用寿命，因此处理器的功耗与发热问题已经成为限制处理器发展的主要因素。为了改善处理器的功耗与发热问题，可以使用更加先进的制程工艺制作处理器芯片，这样可以在提高性能的同时有效降低处理器的功耗和发热。然而处理器的制程工艺是有极限的，在工艺达到一定极限后如果再继续提高工艺，处理器内部电路之间会发生信号干扰，使得处理器难以稳定地工作。

由于处理器制作工艺上的困难，迫使人们不得不寻找其他可以降低处理器功耗的方法，随着人们对处理器功耗问题研究的深入，许多处理器厂商都推出了自己的功耗优化技术来缓解功耗问题。目前主流的功耗优化技术有DVFS，Power Gating以及Clock Gating等。DVFS(Dynamic Voltage and Frequency Scaling，动态电压频率调节)是利用处理器动态功耗与供给电压、工作频率的关系，通过动态调节处理器工作频率或电压来达到控制处理器动态功耗的目的，是目前最被广泛使用的功耗优化技术之一；功耗门控(PowerGating)和时钟门控(Clock Gating)是通过把处理器无用的电路或时钟给关闭，从而达到节省电能的效果。处理器功耗的降低意味着处理器性能的降低，这意味着在降低处理器功耗的同时，处理器执行任务的时间会增加。每个任务通常会带有一个截止截止时间(Deadline)属性，需要保证每个任务必须在截止截止时间之前完成。因此仅仅以降低处理器功耗为目标对任务进行调度可能导致某些任务完成时间超过截止时间。

发明内容

为了解决上述提出的问题，本发明针对现代多核处理器调度时产生的功耗较大这一问题进行了深入研究，为了解决降低处理器功耗时任务可能无法按时完成的问题，提出一种基于NSGA2的带截止时间约束的功耗感知调度方法，该方法基于多目标优化的思想，提出调度功耗和调度时间两个优化目标，可以在保证每个任务满足截止时间的同时最大限度降低处理器功耗，达到节省功耗的目的。

本发明的技术方案是：

1.基于NSGA2的带截止时间约束的处理器功耗感知调度方法，其特征在于，使用任务约束度定义Pareto占优规则来比较可行域中不同解之间的优劣，采用在考虑了任务通信同步与处理器运行队列后的改进的任务调度模型，通过基于NSGA2算法的快速非占优排序以及拥挤算子实现调度功耗和调度时间两个目标的优化，在保证任务完成时间不会超过截止时间的同时降低处理器功耗。

2.主要包括以下步骤：

步骤1：初始化种群P＝P_init，P_init表示用于生成解的初始种群；

步骤2：使用快速非占优排序对P进行排序；

步骤3：使用拥挤算子计算P中每个个体的拥挤度；