[发明专利]类神经网络系统有效
| 申请号: | 201811380260.0 | 申请日: | 2018-11-20 |
| 公开(公告)号: | CN111105021B | 公开(公告)日: | 2023-08-29 |
| 发明(设计)人: | 吕函庭 | 申请(专利权)人: | 旺宏电子股份有限公司 |
| 主分类号: | G06N3/063 | 分类号: | G06N3/063;G06F7/50;H10B43/27;H10B43/40;H10B43/30 |
| 代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
| 地址: | 中国台湾新竹*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 神经网络 系统 | ||
1.一种类神经网络系统,用于执行一积项和操作,包括:
一存储器元件,包括:
一立体存储单元阵列,具有多个存储单元,设置在多条存储单元本体线与多条栅极线的多个交叉点上,其中所述存储单元具有多个可写入电导;
一栅极驱动器,耦接至所述栅极线,用来施加多个控制栅极电压,其中所述控制栅极电压系结合所述存储单元的所述可写入电导,用以对应该积项和操作中多个乘积项的多个权重;
一输入驱动器,用来对所述存储单元施加多个电压,以对应多个输入变量;
多条输入线,将所述存储单元本体线连接至该输入驱动器,用以输入所述输入变量;
一感测电路,连接至所述存储单元本体线,用来感测通过所述存储单元本体线之一者的一电流,作为所述乘积项中的一对应乘积项;
多条输出线,每一所述输出线将所述存储单元本体线之一者连接至该感测电路;以及
一缓冲电路,耦接至该感测电路,以储存该对应乘积项;以及
一控制器,耦接至该存储器元件,用来控制该存储器元件,将所述乘积项进行加总,以计算该积项和。
2.如权利要求1所述的类神经网络系统,其中该感测电路在获取所述乘积项时,感测电路将这些乘积项当作一第二输入变量,经由所述输入线中对应于所述存储单元本体线的多个相同输入线,输入该存储器元件,以执行另一积项和操作。
3.如权利要求1所述的类神经网络系统,其中所述乘积项系在该感测电路或该缓冲电路进行加总。
4.如权利要求3所述的类神经网络系统,其中将通过所述存储单元本体线的多个该电流进行加总,以形成一电流总和对应该积项和。
5.如权利要求1所述的类神经网络系统,其中该存储器元件还包括多个感测电路和多个缓冲电路,每一所述感测电路连接至所述存储单元本体线之一者,用来感测该对应乘积项,且每一所述缓冲电路耦接至所述感测电路之一者,用来储存该对应乘积项。
6.如权利要求5所述的类神经网络系统,还包括一逻辑电路,响应该控制器的一指令,将储存于所述缓冲电路中的多个该对应乘积项进行加总。
7.如权利要求1所述的类神经网络系统,其中该缓冲电路包括一栓锁电路和一静态随机存取存储器其中至少一者。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811380260.0/1.html,转载请声明来源钻瓜专利网。





