[发明专利]一种半导体结构的制备方法

说明书

本发明提供一种半导体结构的制备方法，包括步骤：提供器件结构，所述器件结构形成有接触沟槽，所述接触沟槽的底部显露所述器件结构的接触表面，于所述接触沟槽的侧壁及底部沉积侧墙材料；刻蚀所述侧墙材料，以在所述接触沟槽的侧壁形成侧墙结构，所述接触沟槽底部显露的所述接触表面残留有所述侧墙材料；采用干法刻蚀去除所述接触表面残留的所述侧墙材料，所述干法刻蚀气体包括氧气、四氟化碳和氮气；于所述接触沟槽内填充导电材料层。本发明的一种半导体结构的制备方法能增加干法刻蚀过程中等离子体的浓度，抑制氧原子的再结合，提高接触沟槽底部均匀性，防止过刻蚀，提高干法刻蚀效率，提升半导体结构的良率，提升半导体结构的电性性能。

技术领域

本发明属于半导体芯片制造领域，特别是涉及一种半导体结构的制备方法。

背景技术

随着半导体芯片制造技术的飞速发展，半导体结构为了达到更大的信息存储量，半导体芯片向更高集成度方向发展，即半导体器件的特征尺寸(CD，Critical Dimension)越小，而半导体芯片的集成度越高。

现有的在去除接触沟槽底部的侧墙材料后，会在接触沟槽底部残留掩膜材料，接触沟槽底部受损会形成的多晶体，所述多晶体表面会产生自然氧化层。

基于以上所述，本发明的目的是给出一种半导体结构的制备方法，以增加干法刻蚀过程中等离子体的浓度，抑制氧原子的再结合，提高接触沟槽底部均匀性，防止过刻蚀，提高干法刻蚀效率，可以有效的去除残留掩膜材料、多晶体、自然氧化物，提升半导体结构的良率，提升半导体结构的电性性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制备方法，用于增加干法刻蚀过程中等离子体的浓度，抑制氧原子的再结合，提高接触沟槽底部均匀性，防止过刻蚀，提高干法刻蚀效率，提升半导体结构的良率，提升半导体结构的电性性能。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，包括步骤：

提供器件结构，所述器件结构形成有接触沟槽，所述接触沟槽的底部显露所述器件结构的接触表面，于所述接触沟槽的侧壁及底部沉积侧墙材料；

刻蚀所述侧墙材料，以在所述接触沟槽的侧壁形成侧墙结构，所述接触沟槽底部显露的所述接触表面残留有所述侧墙材料；

采用干法刻蚀去除所述接触表面残留的所述侧墙材料所述干法刻蚀气体包括氧气、四氟化碳和氮气；

于所述接触沟槽内填充导电材料层。

可选地，所述干法刻蚀同时去除所述接触表面产生的自然氧化层以及所述接触表面受损而形成的多晶体。

可选地，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比介于80:1～120:1之间。

可选地，所述四氟化碳的气体流量介于30～50SCCM之间。

可选地，所述氮气的气体体积占所述氧气和所述四氟化碳的气体体积之和的比例介于8％～12％之间。

可选地，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离介于40～60cm之间。

可选地，所述侧墙材料的种类包括氮化物。

可选地，所述干法刻蚀过程中温度介于80～100℃之间。

可选地，所述干法刻蚀过程中压强介于600～800Pa之间。

可选地，所述干法刻蚀过程中射频功率介于3000～4000W之间。

可选地，所述干法刻蚀开始前还包括稳定温度、压力、能量、氧气的气体流量的步骤，所述稳定的时间介于10～20S之间。