[发明专利]金属层-绝缘层-金属层电容器的制作方法、存储器单元

说明书

本发明提供一种金属层‑绝缘层‑金属层电容器的制作方法，适于应用于集成电路的片内电容，包括：提供半导体衬底及位于半导体衬底表面的第一介质层；定义电容的上极板区域，刻蚀上极板区域的第一介质层至某一深度；定义电容的下极板区域，下极板区域位于上极板区域之内，刻蚀下极板区域的第一介质层形成若干通孔或沟槽，暴露出半导体衬底表面；于下极板区域形成电容下极板；于电容下极板、上极板区域依次形成电容介质层、电容上极板。本发明还提供一种存储单元。本发明形成立体结构的MIM电容器，兼容现有半导体工艺，大大提高了电容器的单位电容，而且避免了量产中的尺寸变化或者对准漂移引起的上下极板之间的潜在短路风险，提高了可靠性。

技术领域

本发明涉及集成电路领域，具体涉及一种金属层-绝缘层-金属层电容器的制作方法、存储器单元。

背景技术

随着业界对于显示要求越来越高，显示分辨率不断提高，但是显示驱动芯片需要高性能和低成本同时兼顾，其中功耗问题是一个重要的关键指标。集成RAM后可以大大改善功耗，同时显示性能也有提升。同样，在其它模拟混合集成电路对于芯片的速度、数据吞吐能力等也有性能上的要求，因此也需要集成大容量RAM。

传统RAM为每个单元由六到七个晶体管组成的6T/7T SRAM，但是对于高分辨率的芯片，由于存储容量达到几千万个单元，6T/7T SRAM的加入大大提高了成本，客户接受度差。为此，各种新型RAM提出来，如将每个单元的晶体管数降低到一个或两个。在此，参照DRAM的类似技术，我们可以把1T、2T SRAM作为一种新方案，即每个单元只需要一个或者两个晶体管加上一个大电容就可以达到同样的作用，相应地单位面积只有原来的三分之一，显而易见的面积优势。这个方案需要大容量电容来支持，但大电容值往往带来的就是增大芯片面积，抵消了以上的晶体管减少带来的优势，反而提高制造成本。因此，如何提高单位芯片面积上的电容值（即电容密度），是1T、2T SRAM成功的关键。

现有的电容器，大致可以分为前道电容器和后道电容器，前道电容器例如MOS电容器、PN结电容器，后道电容器例如MIM（金属层-绝缘层-金属层）电容器、MOM（金属层-氧化层-金属层）电容器。其中，MIM电容器可以提供较好的频率以及温度相关特性，并且可形成于层间金属互连制程，降低与CMOS前端工艺整合的困难度及复杂度，因而被广泛用于各种集成电路例如模拟-逻辑、模拟-数字、混合信号以及射频电路中。传统的MIM电容器通常为平面结构，包括电容下极板、电容介质层以及电容上极板，形成两层金属电极之间夹着绝缘介质层的三明治结构。

但是对于平面结构的MIM电容器，其单位电容密度最多只能达到2 fF/μm²，无法满足1T、2T SRAM的高密度电容的要求，所以，立体结构的电容被提出采用。和传统的平板型电容相比较，立体结构的电容单位电容大，可以满足无法满足1T、2T SRAM的高密度电容的要求。但是这个大电容的结构设计和制作工艺是关键，如果采用传统平板MIM电容的制作方式，即上下极板一起刻蚀，会有上下极板短路引起的良率问题和长期可靠性问题，同时在生产中MIM电容模块的存在，导致介质层高度差，减小了光刻的工艺窗口，同样导致严重良率问题。本发明改革其制造工艺方法，从而消除可靠性问题，提高良率。

发明内容

本发明提供一种金属层-绝缘层-金属层电容器结构及其的制作方法，适于应用于作为新型随机存取存储器内电容，满足1T、2T SRAM的高密度电容的要求。

为实现上述目的，本发明提供一种金属层-绝缘层-金属层电容器的制作方法，适于应用于集成电路的片内电容，包括如下步骤：

提供半导体衬底及位于半导体衬底表面的第一介质层；

定义电容的上极板区域，刻蚀上极板区域的第一介质层至某一深度；

定义电容的下极板区域，下极板区域位于上极板区域之内，刻蚀下极板区域的第一介质层形成若干通孔或沟槽，暴露出半导体衬底表面；