[发明专利]串行通用输入/输出系统

说明书

本发明公开一种串行通用输入/输出(Serial General Purpose Input/Output；SGPIO)系统，其包含发送端、SGPIO缆线以及接收端。发送端包含编码器以及第一SGPIO连接器。编码器用以对数据进行循环冗余校验(Cyclic Redundancy Check；CRC)编码，以产生用以检验上述数据的正确性的CRC码。发送端藉由第一SGPIO连接器及SGPIO缆线将数据及CRC码传送至接收端。接收端包含第二SGPIO连接器及验证单元。第二SGPIO连接器藉由SGPIO缆线耦接于第一SGPIO连接器，用以从第一SGPIO连接器接收数据及CRC码。验证单元耦接于二SGPIO连接器，用以依据CRC码对第二SGPIO连接器所接收到的数据进行验证。

技术领域

本发明涉及一种串行通用输入/输出(Serial General Purpose Input/Output；SGPIO)系统，尤指一种具有循环冗余校验(Cyclic Redundancy Check；CRC)功能的串行通用输入/输出系统。

背景技术

在系统控制的过程中，信号在组件之间相互传递，通常以上一级的输出信号作为下一级的输入信号。然而信号在传输时，组件所输出的信号并非理想的完美波形，如键盘或按键所输入的信号。根据物理特性，当特性或准位被瞬间改变时，无法立即转态，会产生扰动，导致信号在进入稳定输出状态之前，以数字信号的观点来看会收到许多在数字逻辑值0与1交互跳动的弹跳现象，而此一现象将会导致系统视输入端的信号为连续输入，因而导致状态误判，产生错误的讯息。

特别是系统上某些装置，在逻辑判断的设定上，只要侦测到转态的现象就使系统进入电压或讯息错误的处理，甚至可能因为一个不稳定的信号，而造成系统关机或当机。因此，许多装置的输出信号在输入下一级组件之前，会利用除弹跳(de-bounce)电路加以除弹跳，将输入信号透过除弹跳的延迟缓冲，转变为输出信号，待状态稳定后才将信号输入至下一级组件。

先前技术中的除弹跳电路通常会对输入信号进行取样，而取样的频率须高于输入信号的频率十倍以上。当输入信号转态(例如：从数字逻辑值0转为数字逻辑值1或从数字逻辑值1转为数字逻辑值0)时，只要输入信号其被取样到的逻辑值有一定数量连续的1或0(例如：连续取样到四个1或四个0)，除弹跳电路即可认定输入信号已达稳定状态，而输出除弹跳后的信号。

以目前使用串行通用输入/输出(Serial General Purpose Input/Output；SGPIO)总线来进行数据传输的电路来说，当其进行数据传输时，是没有加任何编码的，这对于组件老化或组件制程上的误差所造成的总线上的噪声或干扰，通常只有能在接收端加上除弹跳电路来抵抗噪声。然而，并不是所有组件都可以设计成具有除弹跳电路。再者，由于先前技术中的除弹跳电路所需的取样频率须高于输入信号的频率十倍以上，这对某些电子设备来说，并无法提供频率足够高的信号来对输入信号进行取样。此外，即使加上除弹跳电路，仍可能因本身电路的老旧，而仍然无法确定传输数据的正确性。

发明内容

本发明一实施例提供了一种串行通用输入/输出(Serial General PurposeInput/Output；SGPIO)系统，其包含发送端、SGPIO缆线以及接收端。发送端包含编码器以及第一SGPIO连接器。编码器用以对数据进行循环冗余校验(Cyclic Redundancy Check；CRC)编码，以产生用以检验上述数据的正确性的循环冗余校验码。发送端藉由第一SGPIO连接器及SGPIO缆线将数据及循环冗余校验码传送至接收端。接收端包含第二SGPIO连接器及验证单元。第二SGPIO连接器藉由SGPIO缆线耦接于第一SGPIO连接器，用以从第一SGPIO连接器接收数据及循环冗余校验码。验证单元耦接于二SGPIO连接器，用以依据循环冗余校验码对第二SGPIO连接器所接收到的数据进行验证。

附图说明

图1是本发明一实施例的串行通用输入/输出(Serial General Purpose Input/Output；SGPIO)系统的功能模块图。