[发明专利]栅极驱动电路和栅极驱动器

权利要求书

1.一种栅极驱动电路，其特征在于，包括：信号控制模块、处理模块、第一调整模块、第二调整模块和低电压模块；所述处理模块分别与所述信号控制模块、所述第一调整模块连接，所述信号控制模块还与所述第一调整模块连接，所述第二调整模块分别所述第一调整模块、所述处理模块、所述信号控制模块连接，

所述信号控制模块，用于向所述处理模块、所述第一调整模块、所述第二调整模块输出控制信号；

所述低电压模块，用于输出预设低电压；

所述处理模块、所述第一调整模块，以及所述第二调整模块，用于根据所述控制信号，控制栅极驱动电路的PU信号点的电压维持为预设电压，所述栅极驱动电路的PU信号点为所述处理模块和所述第一调整模块的连接点；

其中，所述处理模块包括：下拉维持电路，所述下拉维持电路与所述信号控制模块、所述第一调整模块、所述第二调整模块、所述低电压模块连接，所述第二调整模块与所述低电压模块连接；具体的，所述下拉维持电路、所述第一调整模块和所述第二调整模块，用于在所述控制信号、所述预设低电压的作用下，控制所述PU信号点的电压维持为预设电压；

其中，所述信号控制模块包括：第一时钟信号发生器，所述下拉维持电路还包括：第一薄膜晶体管和第二薄膜晶体管；

所述第一薄膜晶体管的栅极与所述栅极驱动电路的PD信号点连接，所述第一薄膜晶体管的漏极与所述PU信号点连接，所述第二薄膜晶体管的栅极与所述PD信号点连接，所述第一薄膜晶体管和第二薄膜晶体管串联，所述第二薄膜晶体管的漏极与所述第一薄膜晶体管的源极连接，所述第二薄膜晶体管的源极与所述低电压模块连接；

其中，所述栅极驱动电路还包括：第一信号源，所述第一调整模块包括：第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管；

所述第三薄膜晶体管的栅极和漏极连接，并与所述第一信号源连接，所述第三薄膜晶体管和所述第四薄膜晶体管串联，所述第三薄膜晶体管的源极与所述第四薄膜晶体管的漏极连接，所述第四薄膜晶体管的栅极与所述第一信号源连接，所述第四薄膜晶体管的源极与所述第二调整模块连接，所述第五薄膜晶体管的源极与所述第三薄膜晶体管的源极连接，所述第五薄膜晶体管的栅极与所述栅极驱动电路的扫描线连接，所述第五薄膜晶体管的漏极与所述第一时钟信号发生器连接；

所述控制信号为高电位信号，所述第一时钟信号发生器，用于输出所述高电位信号，所述第五薄膜晶体管，用于将所述高电位信号引入至所述第一薄膜晶体管和第二薄膜晶体管串联中间处，以关断所述第一薄膜晶体管，以维持所述PU信号点的电压，所述第一薄膜晶体管的负向偏置电压小于所述第一薄膜晶体管的阈值电压，所述第一薄膜晶体管的阈值电压小于0；

所述第五薄膜晶体管，还用于将所述高电位信号引入至所述第三薄膜晶体管和第四薄膜晶体管串联中间处，以关断所述第四薄膜晶体管，以维持所述PU信号点的电压，所述第一薄膜晶体管的负向偏置电压小于所述第一薄膜晶体管的阈值电压，所述第一薄膜晶体管的阈值电压小于0；

其中，所述栅极驱动电路还包括：第二信号源，所述第二调整模块包括：第六薄膜晶体管和第七薄膜晶体管；

所述第六薄膜晶体管的栅极与所述第二信号源连接，所述第六薄膜晶体管和所述第七薄膜晶体管串联，所述第六薄膜晶体管的漏极分别与所述第七薄膜晶体管的源极连接，所述第六薄膜晶体管的源极与所述低电压模块连接，所述第七薄膜晶体管的栅极与所述第二信号源连接，所述第七薄膜晶体管的漏极与所述第四薄膜晶体管的源极连接；

所述第五薄膜晶体管，还用于将所述高电位信号引入至所述第六薄膜晶体管和第七薄膜晶体管串联中间处，以关断所述第七薄膜晶体管，以维持所述PU信号点的电压，所述第七薄膜晶体管的负向偏置电压小于所述第七薄膜晶体管的阈值电压，所述第一薄膜晶体管的阈值电压小于0。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：第八薄膜晶体管和第九薄膜晶体管；

所述第八薄膜晶体管的栅极与所述PU信号点连接，所述第八薄膜晶体管的漏极与所述第一时钟信号发生器连接，所述第八薄膜晶体管的源极与所述栅极驱动电路的传输线连接，所述第九薄膜晶体管栅极与所述PU信号点连接，所述第九薄膜晶体管的漏极与所述第一时钟信号发生器连接，所述第九薄膜晶体管的源极与所述栅极驱动电路的扫描线连接。