[发明专利]一种控制电路、液晶显示驱动模组及液晶显示装置

权利要求书

1.一种控制电路，用于控制输入至显示模组的驱动芯片的多个电源信号的通断时序，其特征在于，所述控制电路包括分别接收不同的外部电源信号的第一输入端和第二输入端，所述控制电路依次控制所述第一输入端、所述第二输入端输入电源信号至所述驱动芯片，且依次控制所述第二输入端、所述第一输入端掉电；

所述第二输入端包括第二子输入端和第三子输入端，所述第二子输入端、所述第三子输入端分别接收不同的外部电源信号，所述控制电路依次控制所述第一输入端、所述第二子输入端、以及所述第三子输入端输入电源信号至所述驱动芯片，且依次控制所述第三子输入端、所述第二子输入端、以及所述第一输入端掉电；

所述第一输入端为VDDI输入端，所述第二子输入端为AVEE输入端，所述第三子输入端为AVDD输入端；

或者，所述第一输入端为VDDI输入端，所述第二子输入端为AVDD输入端，所述第三子输入端为AVEE输入端；

所述控制电路包括：

选择电路；

第三N型场效晶体管，所述VDDI输入端通过所述选择电路与所述第三N型场效晶体管的栅极连接，所述第三N型场效晶体管的第一极与所述AVDD输入端连接，所述第三N型场效晶体管的第二极与所述驱动芯片连接；

第四N型场效晶体管，所述VDDI输入端通过所述选择电路与所述第四N型场效晶体管的栅极连接，所述第四N型场效晶体管的第一极与所述AVEE输入端连接，所述第四N型场效晶体管的第二极与所述驱动芯片连接；

所述选择电路用于从所述第三N型场效晶体管和所述第四N型场效晶体管中依次选择第一目标场效晶体管、第二目标场效晶体管，并依次延时导通所述第一目标场效晶体管、所述第二目标场效晶体管的源极和漏极。

2.根据权利要求1所述的控制电路，其特征在于，所述第一输入端为VDDI输入端，所述第二子输入端为AVEE输入端，所述第三子输入端为AVDD输入端，所述控制电路包括：

第一电阻，所述第一电阻的第一端与所述VDDI输入端连接；

N型场效晶体管，所述N型场效晶体管的栅极与所述第一电阻的第二端连接，所述N型场效晶体管的第一极与所述AVEE输入端连接，所述N型场效晶体管的第二极与所述驱动芯片连接；

第一电容，所述第一电容的第一端与所述第一电阻的第二端连接，所述第一电容的第二端接地，或者所述第一电容的第二端与所述N型场效晶体管的第二极连接；

第二电阻，所述第二电阻的第一端与所述N型场效晶体管的第二极连接；

P型场效晶体管，所述P型场效晶体管的栅极与所述第二电阻的第二端连接，所述P型场效晶体管的第一极与所述AVDD输入端连接，所述P型场效晶体管的第二极与所述驱动芯片连接；

第二电容，所述第二电容的第一端与所述第二电阻的第二端连接，所述第二电容的第二端接地，或者所述第二电容的第二端与所述P型场效晶体管的第二极连接。

3.根据权利要求1所述的控制电路，其特征在于，所述第一输入端为VDDI输入端，所述第二子输入端为AVDD输入端，所述第三子输入端为AVEE输入端，所述控制电路包括：

第三电阻，所述第三电阻的第一端与所述VDDI输入端连接；

第一N型场效晶体管，所述第一N型场效晶体管的栅极与所述第三电阻的第二端连接，所述第一N型场效晶体管的第一极与所述AVDD输入端连接，所述第一N型场效晶体管的第二极与所述驱动芯片连接；

第三电容，所述第三电容的第一端与所述第三电阻的第二端连接，所述第三电容的第二端接地，或者所述第三电容的第二端与所述第一N型场效晶体管的第二极连接；

第四电阻，所述第四电阻的第一端与所述第一N型场效晶体管的第二极连接；

第二N型场效晶体管，所述第二N型场效晶体管的栅极与所述第四电阻的第二端连接，所述第二N型场效晶体管的第一极与所述AVEE输入端连接，所述第二N型场效晶体管的第二极与所述驱动芯片连接；

第四电容，所述第四电容的第一端与所述第四电阻的第二端连接，所述第四电容的第二端接地，或者所述第四电容的第二端与所述第二N型场效晶体管的第二极连接。

4.根据权利要求1至3中任一项所述的控制电路，其特征在于，所述AVEE输入端与所述驱动芯片的通路上串联有热敏电阻；

和/或，所述AVDD输入端与所述驱动芯片的通路上串联有热敏电阻。