[发明专利]一种基于时钟周期的脉宽调制信号占空比倍增电路

权利要求书

1.一种基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，

其输入端输入时钟信号CLK和原始脉宽调制信号PWM1；所述原始脉宽调制信号PWM1的高电平的持续时间是N个时钟信号CLK的时钟周期之和，所述原始脉宽调制信号PWM1的低电平的持续时间是M个时钟信号CLK的时钟周期之和；

其输出端输出占空比倍增后的脉宽调制信号PWM2，所述占空比倍增后的脉宽调制信号PWM2的高电平和低电平持续时间都是所述时钟信号CLK的整数个时钟周期之和，所述占空比倍增后的脉宽调制信号PWM2的周期与所述原始脉宽调制信号PWM1的周期相等；所述占空比倍增后的脉宽调制信号PWM2的高电平持续时间是K*N个时钟信号CLK的时钟周期之和，或者所述占空比倍增后的脉宽调制信号PWM2的低电平持续时间是K*M个时钟信号CLK的时钟周期之和；

其中，参数N、M均为大于0的整数，参数K为大于1的整数；

所述脉宽调制信号占空比倍增电路包含：

占空比倍增使能脉冲产生电路(101)，其输入端输入时钟信号CLK和原始脉宽调制信号PWM1，所述原始脉宽调制信号PWM1的高电平和低电平的持续时间都是时钟信号CLK的整数个时钟周期之和，其输出端输出PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2；

占空比倍增电路(102)，其输入端输入所述PWM倍增起始使能脉冲信号Pulse1和所述PWM倍增结束使能脉冲信号Pulse2，其输出端输出占空比倍增后的脉宽调制信号PWM2；所述占空比倍增后的脉宽调制信号PWM2的脉冲宽度与所述PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2相适配，且所述占空比倍增后的脉宽调制信号PWM2通过所述时钟信号CLK进行信号同步，保证占空比倍增后的脉宽调制信号PWM2的高电平和低电平持续时间都是所述时钟信号CLK的整数个时钟周期之和；

所述占空比倍增使能脉冲产生电路(101)包含：占空比倍增起始使能脉冲产生电路(201)，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，其输出端输出所述PWM倍增起始使能脉冲信号Pulse1；占空比倍增结束使能脉冲产生电路(202)，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，其输出端输出PWM倍增结束使能脉冲信号Pulse2；

所述占空比倍增结束使能脉冲产生电路(202)进一步包含：

第一计数器(203)，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，用于统计原始脉宽调制信号PWM1的脉冲持续时间所对应的时钟信号CLK的周期数；所述第一计数器(203)在原始脉宽调制信号PWM1脉冲开始后开始计数，并且在原始脉宽调制信号PWM1脉冲结束后保持并输出第一计数值；

第二计数器(204)，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，用于统计原始脉宽调制信号PWM1脉冲任意一次结束直至下一次结束的期间内所对应的时钟信号CLK的周期数；所述第二计数器(204)在原始脉宽调制信号PWM1脉冲结束后开始计数，并连续进行计数，输出第二计数值；

计数值比较电路(205)，其输入端输入所述第一计数值和所述第二计数值，当所述第一计数值和所述第二计数值的数值不相等时，输出保持为低电平，当所述第一计数值和所述第二计数的数值相等时，输出所述PWM倍增结束使能脉冲信号 Pulse2。

2.如权利要求1所述的基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，

所述参数K等于2。

3.如权利要求1所述的基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，

所述PWM倍增起始使能脉冲信号Pulse1可为高电平或者低电平，所述PWM倍增结束使能脉冲信号Pulse2可为高电平或者低电平。

4.如权利要求1所述的基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，

所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的上升沿同步，或者，所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的下降沿同步。