[发明专利]金属导电结构及半导体器件的制备方法

说明书

本发明提供了一种金属导电结构及半导体器件的制备方法，通过一步制程的方式，在同一反应腔内连续完成金属阻挡层和金属填充层的沉积，能够减少制程步数、提高生产效率以及降低生产成本。例如当所述金属导电结构为钨接触插塞时，本发明的方案，能够将现有的钨接触插塞制造中的WNx和W的两步制程沉积进行减少为WNx+W的一步连续沉积制程，从而避免两步制程中更换反应腔的操作及因更换反应腔而产生的排队等待时间，大大提高产品的生产效率，并降低生产成本。此外，当金属导电结构为钨接触插塞时，金属阻挡层为氮化钨，可以起到比传统TiN阻挡层更好的阻挡铜扩散效果，能有效减少铜扩散造成器件失效的现象发生，提高器件的良率和工作稳定性。

技术领域

本发明涉及半导体生产制造技术领域，特别涉及一种金属导电结构及半导体器件的制备方法。

背景技术

金属钨具有良好的导电性能，通过气相沉积也具有良好的阶梯覆盖性，因而，在半导体集成电路的制造工艺中，常被用来做接触插塞或连接插塞的材料，所述半导体集成电路例如是动态随机存储器(DRAM)。请参考图1A和1B，动态随机存储器(DRAM)金属互连工艺中形成钨接触插塞通常需要两步制程：第一步，通过化学气相沉积(CVD)或物理气相沉积(PVD)工艺，向具有通孔(via)101的衬底100中沉积钛(Ti)102和氮化钛(TiN)103，以作为后续填充的钨接触插塞的黏附层和阻挡层；第二步，通过化学气相沉积(CVD)工艺向所述通孔101中继续沉积钨直至填满所述通孔101，沉积的钨104作为金属填充层，用于形成钨接触插塞。且这两个制程在生产线上是通过两个不同的反应腔来实现的。

随着半导体器件尺寸的不断缩小，当动态随机存储器(DRAM)金属互连工艺采用铜互连工艺来形成钨接触插塞连接的铜互连结构时，钛(Ti)和氮化钛(TiN)作为阻挡层，已经不能完全有效地阻挡所述铜互连结构中的铜向钨接触插塞中扩散，因此，为了阻止铜扩散，提高器件的性能和可靠性，目前多使用对铜的阻挡效果更好的氮化钨(WNx)来替代钛(Ti)和氮化钛(TiN)，请参考图2A和图2B，具体形成过程仍然需要两步制程：第一步，在一个反应腔内，通过化学气相沉积(CVD)或物理气相沉积(PVD)工艺，向具有通孔(via)101和铜导电结构100a(通常为铜导线)的衬底100中沉积氮化钨(WNx)105，以作为后续填充的钨接触插塞的黏附层和阻挡层，其中，所述衬底100中形成有被所述通孔101暴露出部分顶表面的铜互连结构100a；第二步，通过化学气相沉积(CVD)工艺向所述通孔101中继续沉积钨104直至填满所述通孔101，沉积的钨104作为金属填充层，用于以形成钨接触插塞。且这两个制程在生产线上是通过两个不同的反应腔来实现的。

虽然改用氮化钨(WNx)作为阻挡层，可以提高铜的阻挡效果，但是因该工艺仍旧需要两步制程来完成，需要使用到两个不同的反应腔来实现，这必然会存在更换反应腔的操作以及在进入第二制程的反应腔前的排队等待时间，因此导致生产效率难以提高，生产成本居高不下。

发明内容

本发明的目的在于提供一种金属导电结构及半导体器件的制备方法，能够通过一步填充制程来完成阻挡层和金属填充层的沉积，在形成相同性能的金属导电结构的同时，能够大大减少制程步数，提高生产效率，降低生产成本。

为解决上述技术问题，本发明提供一种金属导电结构的制备方法，包括：

提供一具有开口的衬底，并将所述衬底置于一反应腔中；

通入包括金属化合物前驱体气体的第一组前驱物气体至所述反应腔中，以形成金属阻挡层于所述开口的底壁和侧壁上；以及，

通入包括所述金属化合物前驱体气体的第二组前驱物气体至所述反应腔中，以形成金属填充层于在所述开口中，所述金属填充层填满所述开口以形成金属导电结构。

可选地，所述金属导电结构为接触插塞、金属互连线或金属栅极。

可选地，提供所述开口的所述衬底的步骤包括：